ドロップアウト電圧の入出力電位差で
LDOは動作するのか

LDO は低ドロップアウト電圧で動作するリニアレギュレータで、その性能はドロップアウト電圧 200mV(Io=200mA時)の様に記載されています。この場合 Vin と Vout の電位差が 0.2V まで動作するという事で、3.3V の Vin から 3.1V を出力する事が可能という事になりますが、では実際にこの条件で使用した場合リニアレギュレータとして正常な動作が可能かというと多くの問題が発生します。入出力間電位差と LDO の動作能力にどの様な関係があるのかを考えてみます。

動作時の電流によるドロップアウト電圧と FET の特性
FET をパス素子として使用しており、250mA 時のドロップアウト電圧が 40mV の TPS73201 を例にとって説明します。この LDO はフル ON で 40mV÷250mA=160mΩ の ON 抵抗を持った FET を使用している事になります。まずは負過電流により FET のどのような動作を行っているかを考えて見ます。例えば 3.3V から 1.8V を作っている場合、入出力間の電位差は 1.5V あり、負過電流が 1mA 時、50mA 時、250mA 定格最大電流時の LDO の動作は以下のような状態となっています。


*VDO=3.3V -1.8V=1.5V パス FET は RFET=VDO÷Io による抵抗の値に制御されている

では入力電圧が 1.85V で 50mV の入出力電位差とドロップアウト電圧 40mV に近い条件で動作させた場合にはこの様な状態で動作しています。

*VDO= 1.85V - 1.8V=50mV パスFET は RFET=VDO÷Io による抵抗の値に制御されている。

入力電圧が高い場合より抵抗は小さな状態で動作しており、最大電流時には 0.2Ω でフル ON 状態の 0.16Ω に近い状態となっていますがなんとかこの電位差で出力電を維持しています。この時直流的には動作できていますが実際の負荷は変動し、時に高速で大きな変動を発生します。高速負荷変動が有った時リニアレギュレータはどの様な電流を流して負荷の変動に対応しているかを考えて見ます。

次の図は LDO の負荷電流(Iout)が高速に増加した場合の出力電圧(Vo)の変動と LDO からの出力電流の変化を表した図です。

pwr_sel_hint18_3.bmp
1mA から 250mA への LDO の応答速度より速い高速負荷変動が発生した場合、LDO はその変化速度に追従できないので、まず出力コンデンサから電荷が放出されます。この結果出力コンデンサの電圧は低下し、出力電圧のアンダーシュートが発生します。電圧の低下が帰還されてFETの抵抗値が減少し LDO の出力電流が遅れて増加を開始し、電流が 250mA まで増加しますが、この時点ではまだ負荷電流に達しただけなのでコンデンサの放電が止まっただけとなり、この時点から出力電圧は上昇に向かい電圧が回復してゆきます。この時点までに図の黄色の部分の電荷をコンデンサは失っているので、LDO はこの部分を回復させる為に図の赤色部分のオーバーシュートを発生させて電圧低下を補った後、1.8V、250mA の状態へと収束するように制御され、安定状態に至ります。



この応答に対して、入力電圧が 3.3V、出力電圧が 1.8V で 1.5V の電位差が有る場合と入力電圧が 1.85V で電位差が 50mV しか無い場合を考えてみます。

電位差が 1.5V 有ると電流制限が無い場合の最大供給電流は(Vin-Vout)÷RDSON となるので (3.3V-1.8V)÷0.16Ω=9.4A となり、負荷電流の 250mA に対して非常に大きな電流まで流す事が可能となり電圧の落ち込みを高速に回復する事が出来ます(過電流制限によりピーク電流は制限されますが過電流制限の動作遅延時間の間はかなりの電流を流せます。入力からこのパルス電流を供給できる様に LDO の入力コンデンサの容量を考慮しておく必要が有ります)。ところが 1.85V から 1.8V で電位差が 50mV しかない場合は出力可能なオーバーシュート電流は(1.85V-1.8V)÷0.16Ω=313mA となり、負荷に供給している 250mA を引くと、出力コンデンサの電荷を補う充電電流は僅か 63mA しか無いので電圧の回復に長い時間が必要となってしまいます。

pwr_sel_hint18_3.bmpこの応答特性の遅れは製品のパラメータとしては PSRR 特性の低下としても現れます。右図は TPS73201 の Vin-Vout 電位差対 PSRR 能力のグラフで、入出力間電圧が少なくなる程 PSRR 特性が低下してゆき、ドロップアウト電圧状態では PSRR 特性は非常に悪くなっている事がわかります。
LDO を DCDC コンバータの後段のリップルフィルタとして使用する事がありますが、この時効率を重視する為に入出力電位差を LDO のドロップアウト電圧分しか上昇させないと LDO は期待されるリップル除去能力を発揮する事が出来ません。DCDC コンバータの出力電圧は LDO の出力でのリップルが充分に除去できるまで出力電圧を上昇させて、効率と出力リップルの妥協点を求められるようにします。LDO は入出力電位差をドロップアウト電圧まで下げても動作はしますが、制御能力は低下するという事に注意して電源を設計する必要があります。

 

 


ページトップへ