JAJSE64 November   2017 TPS65321A-Q1

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Buck Regulator
        1. 7.3.1.1  Fixed-Frequency PWM Control
        2. 7.3.1.2  Slope Compensation Output
        3. 7.3.1.3  Pulse-Skip Eco-mode™ Control Scheme
        4. 7.3.1.4  Dropout Mode Operation and Bootstrap Voltage (BOOT)
        5. 7.3.1.5  Error Amplifier
        6. 7.3.1.6  Voltage Reference
        7. 7.3.1.7  Adjusting the Output Voltage
        8. 7.3.1.8  Soft-Start Pin (SS)
        9. 7.3.1.9  Reset Output, nRST
        10. 7.3.1.10 Overload-Recovery Circuit
        11. 7.3.1.11 Constant Switching Frequency and Timing Resistor (RT/CLK Pin)
        12. 7.3.1.12 Overcurrent Protection and Frequency Shift
        13. 7.3.1.13 Selecting the Switching Frequency
        14. 7.3.1.14 How to Interface to RT/CLK Pin
        15. 7.3.1.15 Overvoltage Transient Protection
        16. 7.3.1.16 Small-Signal Model for Loop Response
        17. 7.3.1.17 Simple Small-Signal Model for Peak-Current Mode Control
        18. 7.3.1.18 Small-Signal Model for Frequency Compensation
      2. 7.3.2 LDO Regulator
        1. 7.3.2.1 Charge-Pump Operation
        2. 7.3.2.2 Low-Voltage Tracking
        3. 7.3.2.3 Adjusting the Output Voltage
      3. 7.3.3 Thermal Shutdown
      4. 7.3.4 Enable and Undervoltage Lockout
    4. 7.4 Device Functional Modes
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 2-MHzSwitching Frequency, 9-V to 16-V Input, 3.3-V Output Buck Regulator, 5-V Output LDO Regulator
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1  Switching Frequency Selection for the Buck Regulator
          2. 8.2.1.2.2  Output Inductor Selection for the Buck Regulator
          3. 8.2.1.2.3  Output Capacitor Selection for the Buck Regulator
          4. 8.2.1.2.4  Catch Diode Selection for the Buck Regulator
          5. 8.2.1.2.5  Input Capacitor Selection for the Buck Regulator
          6. 8.2.1.2.6  Soft-Start Capacitor Selection for the Buck Regulator
          7. 8.2.1.2.7  Bootstrap Capacitor Selection for the Buck Regulator
          8. 8.2.1.2.8  Output Voltage and Feedback Resistor Selection for the Buck Regulator
          9. 8.2.1.2.9  Frequency Compensation Selection for the Buck Regulator
          10. 8.2.1.2.10 LDO Regulator
          11. 8.2.1.2.11 Power Dissipation
            1. 8.2.1.2.11.1 Power Dissipation Losses of the Buck Regulator
          12. 8.2.1.2.12 Power Dissipation Losses of the LDO Regulator
          13. 8.2.1.2.13 Total Device Power Dissipation Losses and Junction Temperature
        3. 8.2.1.3 Application Curves
      2. 8.2.2 Design Example With 500-kHz Switching Frequency
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 Selecting the Switching Frequency
          2. 8.2.2.2.2 Output Inductor Selection
          3. 8.2.2.2.3 Output Capacitor
          4. 8.2.2.2.4 Compensation
        3. 8.2.2.3 Application Curve
  9. Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PWP|14
サーマルパッド・メカニカル・データ
発注情報

特長

  • 車載アプリケーションに対応
  • 下記内容でAEC-Q100認定済み
    • デバイス温度グレード 1: 動作時周囲温度       –40℃~+125°C
    • デバイスHBM ESD分類レベル2
    • デバイスCDM ESD分類レベルC4B
  • 1つの高VIN降圧型DC/DCコンバータ
    • 入力電圧範囲: 3.6V~36V
    • 250mΩのハイサイドMOSFET
    • 最大負荷電流3.2A、出力は1.1V~20Vの範囲で可変
    • 可変スイッチング周波数: 100kHz~2.5MHz
    • 外部クロックに同期
    • パルス・スキッピングEco-mode™制御方式により、軽負荷時に高い効率を実現
    • 動作時の最大静止電流: 140µA
    • リセット出力ピン(アクティブLOW、オープン・ドレイン)
  • 1つの高VIN低ドロップアウト(LDO)電圧レギュレータ
    • 入力電圧範囲: 3V~36V
    • 無負荷条件で、標準35-µAの静止電流により280mAの電流能力
    • 低いドロップアウト電圧:
      IO = 200mA時に300mV (標準値)
  • 両方のレギュレータの過電流保護
  • 過熱保護
  • 14ピンHTSSOPパッケージと PowerPAD™集積回路パッケージ

アプリケーション

  • 車載用インフォテインメントおよびクラスタ
  • 先進運転支援システム(ADAS)
  • 車載用テレマティクス、eCall

概要

TPS65321A-Q1デバイスは、スイッチ・モード周波数が100kHz~2.5MHzに変更可能な、高VIN DC-DC降圧型コンバータ(バック・レギュレータと呼ばれます)と、高VIN 280mA低ドロップアウト(LDO)レギュレータを組み合わせた製品です。入力電圧範囲は、バック・レギュレータは3.6V~36V、LDOレギュレータは3V~36 Vです。
バック・レギュレータには、ハイサイドMOSFETと、アクティブLOW、オープン・ドレインのパワー・グッド出力ピン(nRST)が内蔵されています。LDOレギュレータは、無負荷時の入力消費電流が標準値45μAと低く、MOSFETも内蔵されています。 低電圧のトラッキング機能により、TPS65321A-Q1はコールド・クランク状況で入力電源をトラッキングできます。

このバック・レギュレータは、システムの要求に適応できるフレキシブルな設計です。外部ループ補償回路により、コンバータの応答を最適化し、適切な動作条件を実現できます。低リップルのパルス・スキップ・モードを使用すると、無負荷時の入力消費電流を最大140μAに低減できます。

このデバイスには、ソフトスタート、電流制限、過剰な消費電力による熱のセンシングとシャットダウンなどの保護機能が組み込まれています。さらに、このデバイスには内部的な低電圧誤動作防止(UVLO)機能があり、電源電圧が低くなりすぎた場合はデバイスをオフにします。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
TPS65321A-Q1 HTSSOP (14) 5.00mm×4.40mm
  1. 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

代表的なアプリケーションの回路図

TPS65321A-Q1 alt_slvscf0.gif

降圧効率と出力電流との関係

TPS65321A-Q1 C001_slvscf0.gif