JAJSPO2C
June 2010 – January 2023
TLV320AIC3104-Q1
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
概要 (続き)
6
Device Comparison
7
Pin Configuration and Functions
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Recommended Operating Conditions
8.4
Thermal Information
8.5
Electrical Characteristics
8.6
Switching Characteristics I2S/LJF/RJF Timing in Master Mode
8.7
Switching Characteristics I2S/LJF/RJF Timing in Slave Mode
8.8
Switching Characteristics DSP Timing in Master Mode
8.9
Switching Characteristics DSP Timing in Slave Mode
8.10
Typical Characteristics
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
Audio Data Converters
9.3.2
Stereo Audio ADC
9.3.2.1
Stereo Audio ADC High-Pass Filter
9.3.3
Automatic Gain Control (AGC)
9.3.4
Stereo Audio DAC
9.3.5
Digital Audio Processing for Playback
9.3.6
Digital Interpolation Filter
9.3.7
Delta-Sigma Audio DAC
9.3.8
Audio DAC Digital Volume Control
9.3.9
Analog Output Common-mode Adjustment
9.3.10
Audio DAC Power Control
9.3.11
Audio Analog Inputs
9.3.12
Analog Input Bypass Path Functionality
9.3.13
ADC PGA Signal Bypass Path Functionality
9.3.14
Input Impedance and VCM Control
9.3.15
MICBIAS Generation
9.3.16
Analog Fully Differential Line Output Drivers
9.3.17
Analog High-Power Output Drivers
9.3.18
Short-Circuit Output Protection
9.3.19
Jack and Headset Detection
9.4
Device Functional Modes
9.4.1
Digital Audio Processing for Record Path
9.4.2
Increasing DAC Dynamic Range
9.4.3
Passive Analog Bypass During Power Down
9.4.4
Hardware Reset
9.5
Programming
9.5.1
Digital Control Serial Interface
9.5.2
I2C Control Interface
9.5.3
I2C Bus Debug in a Glitched System
9.5.4
Digital Audio Data Serial Interface
9.5.5
Right-Justified Mode
9.5.6
Left-Justified Mode
9.5.7
I2S Mode
9.5.8
DSP Mode
9.5.9
TDM Data Transfer
9.5.10
Audio Clock Generation
9.6
Register Maps
9.6.1
Output Stage Volume Controls
10
Application and Implementation
10.1
Application Information
10.2
Typical Applications
10.2.1
External Speaker Driver in Infotainment and Cluster Applications
10.2.1.1
Design Requirements
10.2.1.2
Detailed Design Procedure
10.2.1.3
Application Curves
10.2.2
External Speaker Amplifier With Separate Line Outputs
10.2.2.1
Design Requirements
10.2.2.2
Detailed Design Procedure
11
Power Supply Recommendations
12
Layout
12.1
Layout Guidelines
12.2
Layout Example
13
Device and Documentation Support
13.1
Device Support
13.1.1
Device Nomenclature
13.2
Documentation Support
13.2.1
Related Documentation
13.3
Receiving Notification of Documentation Updates
13.4
Community Resources
13.5
Trademarks
13.6
静電気放電に関する注意事項
14
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RHB|32
MPQF130D
サーマルパッド・メカニカル・データ
RHB|32
QFND029X
発注情報
jajspo2c_oa
jajspo2c_pm
1
特長
車載アプリケーション用に認定済み
下記内容で AEC-Q100 認定済み:
デバイス温度グレード 3:-40℃~105℃の
周囲動作温度範囲
デバイス HBM ESD 分類レベル 2
デバイス CDM ESD 分類レベル C6
ステレオ・オーディオ DAC:
102dBA の信号対雑音比
16、20、24、32 ビットのデータ
8kHz~96kHz のサンプリング・レートに対応
3D、バス、トレブル、EQ、ディエンファシスのエフェクト
柔軟な省電力モードと
性能が利用可能
ステレオ・オーディオ ADC:
92dBA の信号対雑音比
8kHz~96kHz のサンプリング・レートに対応
録音時にデジタル信号処理とノイズ・フィルタリング
が利用可能
6 本のオーディオ入力ピン:
シングルエンド入力のステレオ・ペア × 1
完全差動入力のステレオ・ペア × 1
6 つのオーディオ出力ドライバ:
ステレオの完全差動またはシングルエンド・ヘッドホン・ドライバ
完全差動ステレオ・ライン出力
低消費電力:14mW ステレオ、3.3V アナログ電源による 48kHz 再生
パッシブ・アナログ・バイパスによる超低消費電力モード
入出力アナログ・ゲインをプログラム可能
録音時の自動ゲイン制御 (AGC)
プログラム可能なマイクロフォン・バイアス・レベル
プログラム可能な PLL による柔軟なクロック生成
I
2
C 制御バス
オーディオ・シリアル・データ・バスは I
2
S、左揃えおよび右揃えの DSP および TDM モードをサポート
包括的なモジュール型電源制御
電源
アナログ:2.7V~3.6V
デジタル・コア:1.525V~1.95V
デジタル I/O:1.1V~3.6V