JAJSGJ4C August   2018  – March 2019 UCC21530-Q1

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     機能ブロック図
  4. 改訂履歴
  5. 概要 (続き)
  6. Pin Configuration and Functions
    1.     Pin Functions
  7. Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Power Ratings
    6. 7.6  Insulation Specifications
    7. 7.7  Safety-Related Certifications
    8. 7.8  Safety-Limiting Values
    9. 7.9  Electrical Characteristics
    10. 7.10 Switching Characteristics
    11. 7.11 Insulation Characteristics Curves
    12. 7.12 Typical Characteristics
  8. Parameter Measurement Information
    1. 8.1 Propagation Delay and Pulse Width Distortion
    2. 8.2 Rising and Falling Time
    3. 8.3 Input and Enable Response Time
    4. 8.4 Programable Dead Time
    5. 8.5 Power-Up UVLO Delay to OUTPUT
    6. 8.6 CMTI Testing
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 VDD, VCCI, and Under Voltage Lock Out (UVLO)
      2. 9.3.2 Input and Output Logic Table
      3. 9.3.3 Input Stage
      4. 9.3.4 Output Stage
      5. 9.3.5 Diode Structure in UCC21530-Q1
    4. 9.4 Device Functional Modes
      1. 9.4.1 Enable Pin
      2. 9.4.2 Programmable Dead Time (DT) Pin
        1. 9.4.2.1 DT Pin Tied to VCC
        2. 9.4.2.2 DT Pin Connected to a Programming Resistor between DT and GND Pins
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Designing INA/INB Input Filter
        2. 10.2.2.2 Select Dead Time Resistor and Capacitor
        3. 10.2.2.3 Gate Driver Output Resistor
        4. 10.2.2.4 Estimate Gate Driver Power Loss
        5. 10.2.2.5 Estimating Junction Temperature
        6. 10.2.2.6 Selecting VCCI, VDDA/B Capacitor
          1. 10.2.2.6.1 Selecting a VCCI Capacitor
        7. 10.2.2.7 Other Application Example Circuits
      3. 10.2.3 Application Curves
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1 Component Placement Considerations
      2. 12.1.2 Grounding Considerations
      3. 12.1.3 High-Voltage Considerations
      4. 12.1.4 Thermal Considerations
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 関連リンク
    3. 13.3 ドキュメントの更新通知を受け取る方法
    4. 13.4 コミュニティ・リソース
    5. 13.5 商標
    6. 13.6 静電気放電に関する注意事項
    7. 13.7 Glossary
  14. 14メカニカル、パッケージ、および注文情報
    1. 14.1 Package Option Addendum
      1. 14.1.1 Packaging Information
      2. 14.1.2 Tape and Reel Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • 汎用:デュアル・ローサイド、デュアル・ハイサイド、またはハーフ・ブリッジ・ドライバ
  • 幅広の SOIC-14 (DWK) パッケージ
  • ドライバ・チャネル間の間隔 3.3mm
  • スイッチング・パラメータ
    • 伝搬遅延 19ns (標準値)
    • 最小パルス幅 10ns
    • 最大遅延マッチング 5ns
    • 最大パルス幅歪み 6ns
  • 100V/nsを超える同相過渡耐性(CMTI)
  • 最大12.8kVPKのサージ耐性
  • 絶縁バリアの寿命 40年以上
  • ピーク・ソース4A、ピーク・シンク6Aの出力
  • TTLおよびCMOS互換の入力
  • 3V~18Vの入力VCCI範囲
  • 最大 25V の VDD 出力駆動電源
  • オーバーラップおよびデッドタイムをプログラミング可能
  • 5ns 未満の入力パルスと過渡ノイズを除去
  • 動作温度範囲: -40°C~+125°C
  • 安全性関連の認定
    • DIN V VDE V 0884-11:2017-01 に準拠した 8000VPK 絶縁 (予定)
    • UL 1577準拠で5.7kVRMSにおいて1分間の絶縁
    • IEC 60950-1、IEC 62368-1、IEC 61010-1、IEC 60601-1最終機器標準に準拠のCSA認定 (予定)
    • GB4943.1-2011 準拠の CQC 認定 (予定)
  • 次の内容で AEC-Q100 認定済み
    • デバイス温度グレード1
    • デバイス HBM ESD 分類レベル H2
    • デバイスCDM ESD分類レベルC6