JAJSDZ3 October   2017 UCC256304

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     概略回路図
  4. 改訂履歴
  5. ピン構成および機能
    1.     ピン機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱特性
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ハイブリッドヒステリシス制御
      2. 7.3.2  RVCC 12V電源
      3. 7.3.3  帰還信号経路
      4. 7.3.4  オプトカプラ帰還信号入力およびバイアス
      5. 7.3.5  システム外部停止機能
      6. 7.3.6  ピック・ロワー・ブロックとソフトスタート・マルチプレクサ
      7. 7.3.7  ピック・ハイヤー・ブロックとバースト・モード・マルチプレクサ
      8. 7.3.8  VCRコンパレータ
      9. 7.3.9  共振容量電圧検知
      10. 7.3.10 共振電流検知
      11. 7.3.11 バルク電圧検知
      12. 7.3.12 出力電圧検知
      13. 7.3.13 高電圧ゲート・ドライバ
      14. 7.3.14 保護機能
        1. 7.3.14.1 ZCS領域回避
        2. 7.3.14.2 過電流保護(OCP)
        3. 7.3.14.3 過出力電圧保護(VOUTOVP)
        4. 7.3.14.4 過入力電圧保護(VINOVP)
        5. 7.3.14.5 低入力電圧保護(VINUVP)
        6. 7.3.14.6 ブートUVLO
        7. 7.3.14.7 RVCC UVLO
        8. 7.3.14.8 過熱保護(OTP)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 バースト・モード制御
      2. 7.4.2 高電圧起動
      3. 7.4.3 Xコンデンサ放電
      4. 7.4.4 ソフトスタートとバースト・モード閾値
      5. 7.4.5 システム状態/異常検出ステートマシン
      6. 7.4.6 波形発生器ステートマシン
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  WEBENCH®ツールによるカスタム設計
        2. 8.2.2.2  LLC電力段要件
        3. 8.2.2.3  LLCゲイン範囲
        4. 8.2.2.4  LnとQeを選択する
        5. 8.2.2.5  等価負荷抵抗を求める
        6. 8.2.2.6  LLC共振回路に必要な部品特性を求める
        7. 8.2.2.7  LLC 1次側電流
        8. 8.2.2.8  LLC2次側電流
        9. 8.2.2.9  LLC変圧器
        10. 8.2.2.10 LLC共振インダクタ
        11. 8.2.2.11 LLC共振容量
        12. 8.2.2.12 LLC1次側MOSFET
        13. 8.2.2.13 アダプティブ・デッドタイムの設計における考慮事項
        14. 8.2.2.14 LLC整流ダイオード
        15. 8.2.2.15 LLC出力容量
        16. 8.2.2.16 HVピン直列抵抗
        17. 8.2.2.17 BLKピン分圧器
        18. 8.2.2.18 BWピン分圧器
        19. 8.2.2.19 ISNSピン微分器
        20. 8.2.2.20 VCRピン・分圧容量
        21. 8.2.2.21 バースト・モード・プログラミング
        22. 8.2.2.22 ソフトスタート容量
      3. 8.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
    1. 9.1 VCC容量
    2. 9.2 ブート容量
    3. 9.3 RVCC容量
  10. 10レイアウト
    1. 10.1 注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 開発サポート
        1. 11.1.1.1 WEBENCH®ツールによるカスタム設計
    2. 11.2 ドキュメントのサポート(該当する場合)
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 コミュニティ・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

Xコンデンサ放電

ダイオード・ブリッジ整流器のAC側でEMCフィルタに使用するXコンデンサは、一定時間内に合理的な電圧まで放電できる手段を備えていなければなりません。これは、メイン・コードのピンに電圧がいつまでも滞留しないようにするためです。

通常は、明示的な放電抵抗を容量と並列に入れることにより、このような放電経路が提供されますが、そうした場合、電源がACに接続されている限り、この抵抗によって固定した継続的な電力損失が生じるため、極めて低いスタンバイ消費電力を達成する上で大きな問題になりかねません。

容量100nFごとに、最大10MΩのブリーダ抵抗を並列に追加する必要があります。330nFという標準的な容量の標準的な60W~100W電源では、3MΩの放電抵抗が必要になります。公称230Vの高電圧では、これらの抵抗により17.63mWの継続的な電力損失が生じます。このため、スイッチ型放電パスを使用してXコンデンサを放電し、静的かつ継続的な電力損失を回避する別の方法を見つける必要があります。

Xコンデンサ放電に関しては、いくつかの規格があります。IEC60950およびIEC60065では放電時定数を1秒以内としており、IEC62368ではACプラグを抜いてから2秒後とし、Xコンデンサの残りの電圧は60V未満としています(容量300nF以上の場合)。UCC256304は、アクティブ放電方式の採用により、最大5µFのXコンデンサの高速放電をサポートしています。

各規格の要件を満たすには、AC切断事象を検出する必要があります。UCC256304では、HVピンによりACゼロクロスを監視して、AC切断を検出できます。ACが存在すれば、1つの入力サイクルでACゼロクロスが2回発生します。ACが切断されると、長時間にわたりゼロクロスは発生しません。Figure 44に整流AC波形を示します。この図では、最後のハーフACサイクルのピーク時にACが切断されています。実際には、1つのスイッチング動作のどの時点でも切断できます。

UCC256304 fig33_sluscu6.gifFigure 44. AC切断波形

ゼロクロスを確実に検出し、消費電力を削減するために、700msごとに階段テスト電流が生成されます。最も高いテスト電流設定で連続して4回ゼロクロスが検出されなければ、AC切断が確認され、IXCapDischarge電流源が有効になります。以下の波形は、階段電流波形を示しています。

UCC256304 fig34_sluscu6.gifFigure 45. Xコンデンサ放電における階段テスト電流

信頼性の高いACゼロクロス検知を実現するには、テスト電流が必要です。簡単にいうと、非常に軽い負荷では、ACブリッジ整流ダイオードの漏れ電流がゼロクロス検出に影響するからです。HVピンの追加テスト電流により、漏れ電流の問題を克服し、HVピンでACゼロクロスを確実に検出できるようになります。いずれのテスト電流段でもセロクロスが1回検出されれば、ACは切断されていないことになります。テスト電流は直ちに停止し、システムは700msの無テスト電流段に移行します。

UCC256304 fig35_sluscu6.gifFigure 46. さまざまな階段電流波形

Figure 46 にさまざまな階段電流波形を示します。最後の波形は、AC切断が検出され、Xコンデンサの放電が可能であることを示しています。350ms経過するまで、Xコンデンサの放電が可能です。ACゼロクロス機能はあらゆる動作モードで利用可能であり、いつでも利用できます。Figure 47にACゼロクロス検出とXコンデンサ放電のフローチャートを示します。

放電電流IXCapDischargeは、JFETをオンにすることで生じ、JFETのソース端子からGNDへの電流源を導通します。VCCに放電するのではなく、GNDに放電する理由は、VCCがVCCStartSwitchingに達するのを防ぐためです。ACプラグを抜いた直後にOVP事象が発生すると、VCCの電圧がVCCStartSwitchingにほぼ達してしまいます。

ラッチ状態では、JFETはすでにオンになり、VCCレギュレーション・ループのパス要素となっています。VCCとソース端子間はJFETをかいして短路されています。JFETをVCCピンから切り離さずに、Xコンデンサ放電電流源がイネーブルになると、放電電流はまずVCC電圧を放電しなければならず、長時間にわたって大量の電流を流し続ける必要があります。この問題を回避するため、ラッチ状態では、まずJFETをVCCから切り離します。放電フェーズが終了したら、JFETとVCCの間を短絡状態に戻します。以下にラッチ状態におけるXコンデンサ放電の回路図と手順を示します。

UCC256304 fig47b_sluscu6.gifFigure 47. AC ZCDとXコンデンサ放電のフローチャート