TI のリファレンス・デザインの選択

最適な TI テクノロジーを活用したリファレンス・デザインを選んでシステム・レベルの課題解決にお役立てください

アプリケーション

製品

その他のリソース

および または

概要

Industrial embedded systems are balancing traditional and proven real-time solutions based on bare-metal or real-time operating system (RTOS) with new requirements to add cloud connectivity and advanced graphical interfaces. Linux is often the most efficient way to provide sophisticated and secure (...)

主な特長

  • Jailhouse Embedded Hypervisor running on Sitara AM572x with Linux on one ARM Cortex-A15 core and bare-metal on the other ARM Cortex-A15 core
  • Demonstration of static partitioning of AM572x peripherals between Linux and bare-metal
  • Demonstration of support for running a bare-metal binary and an RTOS (...)

概要

This design features a single-chip solution to linearize and transmit a 3-wire PT1000 RTD over the industry standard 2-wire 4-20mA current loop.  The design was configured for a -50°C to 250°C  temperature range, but other temperature ranges can be achieved by adjusting the (...)

主な特長

  • Input:  3-Wire PT1000 RTD
  • RTD Temperature Range:  -50°C to 250°C
  • Output:  2-Wire 4-20mA Current Loop
  • Includes analog RTD sensor linearization for >40x linearity improvement over end-point fit
  • Reference design includes theory, calculated error analysis, component selection, PCB layout, and measured results

概要

リファレンス・デザイン TIDEP-0091 は、最小のパワー・エンベロープで距離を高精度検出することが求められる 4 ~ 20mA センサや他の低消費電力アプリケーションで、76 ~ 81GHz のミリ波センサ IWR14xx を使用して電力を最適化する方法を示します。これらのアプリケーションでは、システムは多くの場合、システム本体の動作より消費電力の小さい低電圧のデータ・ラインを使用して動作します。 電力入力の制約を満たす目的で平均消費電力を低減するために、デューティ・サイクルを設定した動作も不可欠です。MSP432 を使用して IWR14xx デバイスのデューティ・サイクル動作を外部から制御し、周期的なセンシングを行う方法で、電力最適化を実現します。 さらに、このリファレンス・デザインは、単一次元の距離検出に適したサンプルの構成を提供します。

77GHzミリ波を使用した液面検出の詳細をご確認ください(JAJY056)。

液面検出の紹介(ビデオ)をご覧ください。

 

主な特長

  • IWR1443 用のミリ波ソフトウェア開発キット(SDK)と SimpleLink MSP432 SDK が使用可能
  • IWR1443 と MSP432 の間のシリアル通信
  • 単一次元の距離検出向けに最適化された処理チェーンを提供
  • 低消費電力のデューティ・サイクル動作を必要とする各種アプリケーションに適用可能

概要

TIDEP0028 Ethernet Powerlink は、テキサス・インスツルメンツ(TI)の AM335x Sitara プロセッサ・ファミリと Powerlink オープン・メディア・アクセス制御(MAC)層を単一のシステム・オン・チップ(SoC)ソリューションとして統合した開発プラットフォームです。TIDEP0028 のターゲットは Ethernet Powerlink スレーブ通信です。このプラットフォームを使用して、多種多様な産業用オートメーション機器向けのリアルタイム通信規格である Powerlink を実装できます。設計のベースは TMDSICE3359 産業用通信エンジン(ICE)です。

主な特長

  • Ethernet Powerlink 準拠テスト済み
  • openMAC 準拠レジスタ・インターフェイスを搭載した PRU-ICSS 用 Ethernet Powerlink ファームウェア
  • TI およびサード・パーティ製のボード・サポート・パッケージや産業用ソフトウェア開発キットを利用可能
  • 回路図、BOM(部品表)、ユーザー・ガイド、アプリケーション・ノート、ホワイト・ペーパー、ソフトウェア、デモなどの開発プラットフォーム
  • 他の産業用通信標準(EtherCAT、Profinet、Ethernet/IP など)を同一ハードウェアでサポート


Updated: 09 JAN 2018

概要

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)

主な特長

  • High frequency (GSPS) sample clock generation
  • High channel count and scalable JESD204B compliant clock solution
  • Low phase noise clocking for RF sampling ADC/DAC
  • Configurable phase synchronization to achieve low skew in multi-channel system
  • Supports TI’s high-speed converter and capture cards (...)

概要

The TIDA-01425 is a subsystem reference design for automotive gateways focused on increasing bandwidth and processing power in gateway applications. The design implements Ethernet physical layer transceivers (PHYs) for increased bandwidth along with an automotive processor for greater processing (...)

主な特長

  • Processor based system
  • 100BASE-T1 automotive ethernet
  • 100BASE-TX and CAN PHYs
  • Operates off automotive battery
  • Designed to operate through cold crank, jump start, and load dump
  • Reduced EMI power stages
  • Reverse battery protection

概要

By applying low power modes and FRAM technology this reference design utilizes 1-wire device communication to emulate EEPROM functionality on an MSP430™ microcontroller (MCU).  This solution includes the ability to be powered parasitically from the communication line and allocates more (...)

主な特長

  • Complete 1-Wire protocol support assures an easy transition and effortless substitution for similar EEPROM devices
  • Uses LPMs to accomplish an average standby current consumption of 600 nA in standby mode
  • Design is achievable on any MSP430 FRAM MCU and allows for flexibility in the available EEPROM (...)

概要

The TIDA-00912 TI Design provides a complete reference solution for isolated current measurement using external shunts, reinforced isolation amplifiers, and isolated power supply. The shunt voltage is limited to 25 mV max. This reduces power dissipation in the shunt to enable a high current (...)

主な特長

  • Shunt-based 200 A peak current measurement solution with reinforced isolation
  • Limiting shunt voltage to 25 mV reduces power dissipation
  • High-side current sense circuit with high common-mode voltage of 1500-Vpeak, supporting up to 690-V AC mains powered drives
  • Calibrated AC accuracy of <1% across (...)


Updated: 09 JAN 2018

概要

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)

主な特長

  • High frequency (GSPS) sample clock generation
  • High channel count and scalable JESD204B compliant clock solution
  • Low phase noise clocking for RF sampling ADC/DAC
  • Configurable phase synchronization to achieve low skew in multi-channel system
  • Supports TI’s high-speed converter and capture cards (...)

概要

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz 未満です。  TI の ADC12DJ3200 高速コンバータ EVM を使用することにより、入力信号が 5.25GHz の場合に 10ps(ピコ秒)未満のボード間クロック・スキューと 49.6dB の SNR を実現します。すべての主要な設計理論が記載され、部品選択プロセスや設計の最適化が説明されます。 回路図、ボード・レイアウト、ハードウェア・テスト、結果も公開されています。

主な特長

  • 最大 15GHz のサンプル・クロック生成
  • マルチチャネル JESD204B 準拠クロック・ソリューション
  • RF サンプリング ADC / DAC 向けの低位相ノイズ・クロッキング
  • 構成可能な位相同期により、複数チャネル・システムで低スキューを実現
  • TI の高速コンバータ・カードとキャプチャ・カード(ADC12DJ3200EVM、TSW14J56 / TSW14J57)をサポート

使用許可、知的財産権、免責事項に関する TI デザインのご注意を表示