クロック/タイミング

任意のシステム内でクロックを容易に配分できるクロック・バッファ

ジッタやスキューの追加が小さく、非常にフレキシブルな入出力フォーマットが利用可能

ユニバーサル・バッファの図

ユニバーサル・バッファとプログラマブル・バッファ

スキューと追加ジッタに関する特性が優れており、複数の入力形式を受け入れるほか、ピン・ストラップまたはシリアル・インターフェイスを使用して出力レベル、レベル変換にも対応し、単一のデバイスを複数のプロジェクトで再使用でき、分周器、遅延、構成を選択することが可能

ファンアウト・バッファの図

ファンアウト・バッファ

コスト最適化されたソリューション。あらゆる重要な信号規格で利用できる、スケーラブルなファミリ:LVCMOS、LVDS、LVPECL、HCSL(PCIe)、CML、(LV)TTL

ゼロ遅延バッファ

遅延補償用のフィードバック・ループを内蔵した PLL、長いトレースに関連する移動時間の補償、追加の遅延なしで低品質のクロック信号を再コンディショニング

設計ツール

このオンライン設計ツールはクロック・ツリー・ソリューション全体を生成し、設計作業をサポートします。複数のソリューションが生成されており、それぞれが性能を最適化しています。

クロック・バッファに関するビデオ