ホーム クロックとタイミング クロック・バッファ

クロックとタイミング

クロック・バッファを使用してクロック・ツリーの設計を簡略化

システムの複雑さを最小限に抑える、低追加ジッタとスキューを搭載したデバイス

TI の幅広いクロック・バッファ製品ラインアップは、低追加ジッタ性能、出力スキュー、高い動作温度範囲を特長としています。これらのバッファは、性能指向およびコスト重視のアプリケーションで幅広く使用できるように最適化されています。     

シングルエンド・バッファ

TI の使いやすいシングルエンド・バッファを使用して、設計を最適化し、LVCMOS クロック・ソースの複数のコピーを生成します。これらのバッファは最大 350MHz の周波数をサポートし、100fs の RMS 追加ジッタと 1.5 ~ 3.3V の電源を特長としています。

差動バッファ

TI の差動バッファを使用して、LVDS、LVPECL、HCSL、CML の複数の出力周波数を生成します。これらのバッファは最大 3.2GHz の周波数をサポートし、100fs の RMS(標準値)の追加ジッタと 2.5 ~ 3.3V の電源を特長としています。

コンフィギュラブル・バッファ

構成可能な(ピン・プログラマブル)クロック・バッファを使用して、一定の範囲のプロトコルに対して複数の出力周波数を生成します。これらのバッファは入力および出力フォーマットのユニバーサル・サポートと 30fs の RMS 未満の追加ジッタを備えています。

専用バッファ

ゼロ遅延バッファ、DDR メモリ・バッファ、デバイダ・バッファなど、追加低ジッタの専用バッファ製品ラインアップにより、産業用およびメモリ・アプリケーションのシステム設計を最適化します。

主なクロック・バッファ

LMK1C1104

ファンアウト・バッファ、 4 個の LVCMOS 出力、1.8/2.5/3.3V の各電源電圧のサポート、 50fs(RMS) 未満の追加ジッタ、CDCLVC1104 との下位互換性

CDCLVD1204

ファンアウト・バッファには 4 つの LVDS 出力、 300fs 未満の追加ジッタ、最大 800MHz のクロック周波数をサポート

LMK00301

10 出力、30fs 未満の超低追加ジッタ、最大 3GHz の出力周波数をサポートするピン・プログラマブル・バッファ

CDCVF2505

遅延補償とシグナル・コンディショニング用のフィードバック・ループを備えた内蔵 PLL により、ゼロ遅延バッファとして機能

主な技術資料

How to supply 1.8V signals to 3.3V CDCLVC11xx

CDCLVC11xx ファミリの低ジッタ LVCMOS ファンアウト・バッファが外部 RC ネットワークを実装して、最大 1.8V の電圧レベルで入力信号をサポートする方法をご確認ください。

AC Coupling Between Differential LVPECL, LVDS, HSTL and CML

さまざまなロジック・レベル(特に LVPECL、LVDS、HSTL、CML)間のインターフェイスに使用される AC 結合技術については、このアプリケーション・レポートを参照してください。

Clocking Design Guidelines: Unused Pins

未使用のデバイス・ピンの詳細については、デバイス・データシートに対する補足資料としてここちらに掲載されているガイドラインを使用してください。

その他の技術リソース

システムの迅速な評価とカスタム化を可能にする基板レベル / システム・レベルのリファレンス・デザイン回路を参照してください。

さまざまなサプライヤのクロック・バッファを指定し、パラメータに基づいて類似の TI デバイスを検索できます。

設計のあらゆる段階で、TI のエンジニアから迅速で信頼性の高い技術サポートを受けることができます。

技術記事

クロック・バッファ関連の主な技術資料