WEBENCH® FPGA Power Architect

FPGA Power Architect を活用すると、FPGA 向け電源を数分で設計できます。高度な設計ツールには、Altera(現在 Intel 傘下)、Xilinx、Actel、Lattice 各社から供給されている最新の FPGA デバイスに関する電源の詳細な要件が登録されています。高性能 FPGA 用の電源は複雑で、設計者は独自の複数電圧レベルを満たす必要があり、電圧、電流、リップル、ノイズ・フィルタリング、同期、ソフト・スタート、電源分離に関する高精度の要件も課されています。WEBENCH ツールが実現する電源設計は、FPGA メーカーによって公表されている FPGA の包括的な電源要件を内蔵しており、設計者はそれらの電源が各種制約を満たすことを確信すると同時に、開発プロセスで貴重な時間を節約することができます。

WEBENCH FPGA Power Architect ツールは EDN Hot 100 Award(EDN 誌の注目の 100 製品賞)を受賞

それでは WEBENCH Power Architect は、以下の制約に自動的に対応します。

  • ファミリの概要
    • FPGA シリーズに関する全般的な仕様:I/O バンク数、PLL、トランシーバ数
  • FPGA の電源要件
    • ベンダの仕様に含まれている以下の特殊な詳細に関する特徴:パワーオン・リセット、シーケンシングなど
  • トランシーバに関する資料
    • リップル、ノイズ、絶縁仕様に関する具体的な要件に対応
  • FPGA データシート
    • 選択された FPGA の推奨動作条件に関する決定的な根拠への言及
  • ピン接続のガイドラインと資料(アプリケーション・ノート)
    • 多数の重要な助言を掲載

 

FPGA 電源全体の設計を簡単に作成可能:

  • FPGA の選択
    • このツールは FPGA 独自の電源要件を自動的に編成し、そのアレイで発生する可能性のあるあらゆる負荷に対応するコアとI/O のオプションを識別します
  • 負荷の要件を確認し、採用しているベンダの電源スプレッドシートに応じて入力に調整を加え、必要な場合は他の負荷を追加します
  • オプティマイザ・ダイヤルを回すだけで、設計全体を微調整できます

電源には、入力電電電圧とポイント・オブ・ロード(POL)レギュレータの間に位置する 1 つまたは複数の中間電圧レールが含まれていることがあり、ダイヤルを回すだけで推奨電源をチューニングすることができるので、サイズ縮小、効率向上、システム全体のコスト削減を数秒で実施できます。プロトタイプ製作用部品の注文や、他の技術者との設計のシェア(共有)、また回路図や BOM(部品表)や性能特性を含む包括的なプロジェクト・レポートの印刷を簡単に行うこともできます。

WEBENCH FPGA Power Architect をご自分でご確認ください

WEBENCH FPGA Power Architect Guided Tour(5 分 51 秒)(英語)

その他のビデオ:

FPGA Power Supply Design in Minutes vs Days(英語)(06 分 42 秒)

WEBENCH Power/FPGA/Microprocessor Architect(英語)(08 分 28 秒)

利用の手順:

WEBENCH FPGA Power Architect は、最初に FPGA の基本情報をユーザーから収集するので、該当する製品で構成されたリストから、ユーザーは優先しようとする FPGA デバイスを容易に見つけることができます。基本的な型番に基づいて、WEBENCH FPGA Power Architect は基本的な選択パラメータであるロジック素子、I/O、RAM、PLL、独自機能を追加します。

その後、FPGA Power Architect は必要な信号と、各信号に関連する電圧オプションや代表的な電流値の収集と編成を行います。電源レールに関するルールをベンダの仕様から取得し、ユーザーが選択可能なオプションとして提示します。

このツールは、独自の制約に関する調査も実施し、ユーザーに提示する
オプションの中にそれらを含めます。たとえば、この例では、
選択オプションとして 1.2V を許容しないという独自の要件を使用しています。

FPGA Architect は、電源レール・ソフト・スタート・ガイドラインと依存関係もキャプチャし、これらのルールによる定義に従って複数の電源電圧を作成します。

多くの FPGA 電源レールは、自らが供給する電源電圧に含まれるピーク・ツー・ピークの電圧リップルを最小化するために、個別の電源レールでフィルタリングを必要とします。これらのフィルタに関するニーズも、個別の信号に対して追加されます。

フィルタを追加した後、単一の電源レールを共有できる能力など付加的な独自の制約もキャプチャされ、WEBENCH の設計検討事項に統合されます。

合計電圧許容差のようなデータシート上の制限は、FPGA ごとに包含されており、ユーザーによる構成が可能です。

ここまでで、WEBENCH はユーザーが選択した FPGA に対応する個別の電源レールの要件をキャプチャしたことになり、最適化された電源ソリューションをできるだけ簡単な形で作成しようとします。WEBENCH FPGA Power Architect のインターフェイスを使用して、ユーザーはリストから、自らが優先しようとするベンダの FPGA を選択します。

この選択によって、そのアレイに対応する信号の制約や、電圧と電流に関するレールのテンプレートが編成されます。ユーザーはプルダウン・リストを更新するか、「I/O Bank」(I/O バンク)などを選択解除する方法で、選択肢をさらに構成することもできます。

ユーザーが緑の「Add Loads」(負荷を追加)ボタンをクリックした時点で残っている電源レールは、次の負荷構成ステップに追加されます。

ユーザーがベンダの電力要件推定スプレッドシートを使用して FPGA の設計と構成を行った時点で、「Power Supply Current」(電源電流)列に主な電流必要量が表示されます。

電圧リップル、電源後段フィルタ、ソフト・スタートを含め、電源の正確な要件を定義できるように、FPGA 負荷は事前構成されています。

ユーザーはこれらのどのエントリも変更できるほか、必要な場合は電圧と電流も変更することができます。ここで付加的な電源を追加することもできます。

オプティマイザ・ダイヤルを回すと、新しい電源回路がバブル・チャートに追加されます。オプティマイザ・ダイヤルの設定に合わせて、部品の選択が行われ、たとえば、「Smallest Footprint」(最小電源占有面積)を指すようにダイヤルを回すと、最小の部品を優先してすべての部品選択が行われます。

1 つのシステム・アーキテクチャに、1 つの中間レールと、負荷に対応する 4 つのレールがあります。FPGA Power Architect は中間レールの値に対応する多くのオプションを生成しようとし、その後、各レールに関する最善の選択肢に基づいて個別の電源負荷に対する総合的な選択を最適化します。

各電源電圧に対して 50 種類以上のソリューションが割り当てられることもあります。この図は、各電源電圧に関する Visualizer の出力を示していますが、各電圧に関してユーザーに提示されるのは、最善の選択肢のみです。

FPGA Power Architect は Visualizer のアルゴリズムを使用して、システム内の各ノードに最適な電源を判定します。したがって、最終的な最適化済み電源を実現する目的で、数百種類の異なるソリューションに対して重み付けが行われます。

各電源アーキテクチャは、異なる中間レールと異なる部品を使用しています。この結果、サイズ、効率、合計コストも異なります。提示されているオプションの 1 つは、中間レールをまったく使用していません。他のオプションはいずれも、異なる電圧で 1 つ、2 つ、または 3 つの中間レールを使用しています。各オプションにより、小型フットプリント、高効率、安価な BOM(部品表)コストの間で異なるトレードオフが生じます。

「View/Edit」(見る/編集)ページには、システム内の各電源回路の消費電力、BOM(部品表)コスト、電源占有面積に対する寄与率を示す円グラフが表示されます。その中の一つをクリックすると、詳細を確認できます。必要に応じて、ユーザーは「Alternate Solutions」(代替ソリューション)タブをクリックし、別の電源ソリューションを選択することもできます。

この方法で、ユーザーはいずれかの電源が問題に大きく寄与しているかどうかを判断し、対策を講じることができます。たとえば、1 つの電源がフットプリントの大半を占めている場合、ユーザーは利用可能な場合、フットプリントが最小である別の電源ソリューションを選択することができます。

さらに、「Create Project Design」(プロジェクト設計を製作)ボタンをクリックしてプロジェクトを保存し、次のステップに進みます。

 

プロジェクトを作成して保存した後、WEBENCH 環境でそのプロジェクトが開きます。システム・ブロック図は左側に表示されます。適切なブロックをクリックすると、各電源設計にアクセスできます。

次に、設計者は WEBENCH の機能すべてを使用できます。つまり、BOM(部品表)の表示と変更、効率と負荷電流の関係のような重要な動作値に関するグラフの表示、電気的シミュレーションの実施、熱的シミュレーションの実施(使用可能な場合)、WEBENCH Build It 機能を使用したプロトタイプ製作キットの入手(使用可能な場合)です。

左上に、システム効率、システムの BOM(部品表)コスト、システムのフットプリントのようなシステム・パラメータの要約があります。

WEBENCH® Power Designer の高度なツールとシミュレーション機能すべてを使用して、設計を確認することができます。

WEBENCH® FPGA Power Architect による設計のいずれかを調整するたびに、資料が更新され、包括的に同期されます。総合的な設計レポートが動的に作成され、いつでも印刷またはエクスポートできます。

プロジェクトを他のユーザーとシェア(共有)するには、ナビゲーション・バーにある「Share Project」(設計をシェア)ボタンをクリックします。

宛先の E メール・アドレスを入力し、コメントを追加します。次に、「Share This Project」(設計をシェア)ボタンをクリックします。プロジェクト全体を一回で共有できます。宛先は、このプロジェクトへのリンクを記載した E メールを受信します。また宛先が設計を受領した後、送信者は確認を受信します。

お客様のフィードバックを WEBENCH E2E コミュニティまでお寄せください。
他のヘルプの利用
TI の免責事項