

JAJA480B

第1章 TINA-TIによる電子回路解析の基本 1.2 半導体素子

宇田達広

APPLICATION

1.2.1 絶縁体、半導体、導体

物質の抵抗率はその原子が持つ自由電子の数で決まり **絶縁体、半導体、導体** の3種類に分類できます。図 1.2.1 は 主な物質の 20°C における抵抗率 ρ と導電率 σ (σ =1/ ρ) を示しています。物質の中で導体は非常に多くの自由電子を持ち、銀、 銅、鉄、アルミニウムなどの金属は、抵抗率1~3×10⁻⁶ Ω -*cm* の良好な電気導体です。絶縁体は原子間を移動する自由電子を ほとんど持たない物質です。シリコンの抵抗率は室温で 2.3×10⁵ Ω -*cm* もありますが、半導体デバイスを構成する n 形、p 形 単結晶シリコンは、リン(P)やホウ素 (B) などの不純物原子のドーピングにより 10⁻³ Ω -*cm*~1000 Ω -*cm* 位に低下します。



図 1.2.2 はボーアの原子模型によるシリコン原子の 2 次元モデルです。中心の原子核は中性子と陽子で構成され 14 個の陽子 の正電荷は 14 個の電子の負電荷と平衡するため、原子全体は電気的に中性です。電子のエネルギーは、図 1.2.3 に示すように 飛び飛びの状態を取り、原子核周囲の軌道をエネルギー準位の低い順番に占有します。軌道は、内側から K 殻、L 殻、M 殻… と呼ばれ中心から数えて n 番目の軌道には 2n² 個の電子が入ります。シリコン原子の K 殻と L 殻はそれぞれ 2 個と 8 個の電子 で完全に満たされていますが、最外殻の M 殻には 18 個 (2×3² = 18)中の 4 個の電子だけが存在しています。最外殻の電子数 は原子間の結合方法を決定するため、最外殻の軌道は価電子帯と呼ばれ、価電子帯の電子は特別に価電子と呼ばれます。



この資料は日本テキサス・インスツルメンツ(日本TI)が、お客様がTIおよび日本TI製品を理解するための一助としてお役に立てるよう、作成しておりま す。製品に関する情報は随時更新されますので最新版の情報を取得するようお勧めします。 TIおよび日本TIは、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。また、TI及び日本TIは本ドキュメン トに記載された情報により発生した問題や障害等につきましては如何なる責任も負いません。 ここまでは孤立した原子の議論です。ガスのように原子の周りに十分なスペースがある場合は原子相互の影響は少なく、孤立 した原子と類似した性質を持ちます。しかし、原子が固体中にある場合は原子を互いに結びつける力が電子の挙動を大きく変化 させます。原子の接近はエネルギーレベルの離散を変化させ、図1.2.4 で表されるようなエネルギーバンドを形成します。エネ ルギーバンドの中には孤立した原子よりも多くのエネルギーレベルが存在します。

図1.2.4において上側のエネルギーバンドは伝導帯と呼ばれます。伝導帯中の電子は外部の電界で簡単に移動するため、伝導帯 に多数の電子を持つ物質は電気の良導体となります。伝導帯の下は禁制帯と呼ばれます。電子は禁制帯を通過して上下に移動す ることができますが禁制帯に留まることはできません。禁制帯の下は**価電子帯**です。価電子帯の電子は**価電子**と呼ばれ、伝導帯 よりも個々の原子に堅く束縛されています。価電子は外部から熱などのエネルギーを得て伝導帯に移動することができます。 価電子帯の下側にもエネルギーバンドは存在しますが、それらは堅く結びついており半導体素子の動作には重要でありません。

図 1.2.5 に示すように禁制帯の幅は物質が絶縁体か半導体か導体であるかを決定します。図中のフェルミ準位は、任意の温度 で電子の占有確率が 50%となるエネルギー準位であり、絶対零度で電子が占める最大のエネルギー準位です。



1.2.2 シリコン単結晶

図1.2.6に不純物を含まない真性シリコンの結晶構造を示します。図中のシリコンの"しん"は原子の最外殻にある4つの 価電子を除いたシリコン原子を示します。したがって、シリコンの"しん"は原子核と原子殻にある強く結合した10個の電子 で構成されます。原子核は14個の陽子を持つため、シリコンの"しん"の表面には4個の正電荷があります。図中の共有電子 対結合は、原子の1個の価電子が隣接する原子の1個の価電子と共有結合したものです。共有電子対結合はシリコンの"しん" を互いに引きつけますが、シリコンの"しん"は正電荷を持つために互いに反発しこれらの引力と斥力が釣り合って平衡状態を 保ちます。共有電子対結合したシリコン結晶の禁制帯は1.11eVで、あまり良い導体ではありません。シリコン単結晶は高温ま たは強い放射能にさらされると一部の共有電子対結合が破壊されて自由電子が増加し伝導率が増加します。



p型シリコン単結晶、アクセプタ

図 1.2.7 は真性シリコン結晶の1個の原子を、ホウ素 (B)、インジウム (In) などの最外殻に3個の価電子を持つアクセプタと 呼ばれる不純物原子に置き換えた p型シリコン単結晶を示しています。赤い球はアクセプタ原子から最外殻の3個の価電子を 除いたアクセプタイオンを示します。アクセプタ原子の3個の価電子は隣接するシリコン原子と共有電子対結合を構成するた めに非常に安定です。アクセプタに隣接するシリコン原子の4個の価電子中の1個は、アクセプタ原子が3個の価電子しか持 たないので共有電子対結合を構成できません。共有電子対結合における価電子の"抜け殻"を一つの粒子と見なして**正孔**と呼び ます。P型シリコン単結晶には負電荷のアクセプタイオンと正電荷の正孔が存在しますが、結晶全体は電気的に中性です。

n型シリコン単結晶、ドナー

図 1.2.8 は真性シリコン結晶の1個の原子を、ヒ素 (As)、リン(P)、アンチモン(SB) などの、最外殻に5個の価電子を持つ ドナーと呼ばれる不純物原子に置き換えた n型シリコン単結晶を示しています。黒い球はドナーから最外殻の5個の価電子を 除いたドナーイオンを示します。ドナー原子の4個の価電子は隣接するシリコン原子と共有電子対結合を構成するため、非常 に安定です。ドナー原子の5番目の価電子は自由電子となり結晶格子間の空間をさまよい外部電界による電気伝導を担います。 n型シリコン単結晶には正電荷のドナーイオンと負電荷の自由電子がありますが、結晶全体は電気的に中性です。

正孔の移動

図 1.2.6 に示す真性シリコン単結晶の破線で包まれた単位構造を 図 1.2.9 中の(a)に示します。(b) は(a) の 2 次元表現です。 (c)~(h) は、p型シリコン単結晶の中を正孔が移動する様子を 2 次元で表現したものです。図を単純にするため共有電子対結合 ペアの片側だけを表しています。共有電子対結合の価電子が外部から十分なエネルギーを受けると、結合を離れて近接の正孔を 埋め、正孔は新しい位置に移動します。(c) で正孔は左下の角にあり、隣接した共有電子対結合の価電子が正孔の位置に移動し ます。すると正孔は (d) の位置に移動します。この操作が繰り返され(g) の移動で正孔は上右端に至ります。したがって、正孔 は結晶中を (h)に示すように移動したことになります。



図 1.2.9 結晶中の正孔の移動

1.2.3 pn 接合

共有電子対結合の表示を省略した p 型シリコン単結晶と n 型シリコン単結晶のモデルを図 1.2.10 に示します。説明のために シリコン原子に対してアクセプタとドナーの不純物原子を多く表示しています。実際には、シリコン原子10⁷ 個に対して 1 個の 割合で不純物原子が含まれます。(図 1.2.6 に示すシリコン結晶の単位セル 5.43 Å³ ≈ 1.6 × 10⁻²² cm³ には、角に 8 個、表面に 6 個、内部に 4 個のシリコン原子があり、シリコン原子の正味の数は 8 個/8 + 6 個/2 + 4 個 = 8 個 となります。ゆえに、シリコ ン原子の密度は 8 個/1.6 × 10⁻²² cm³ = 5 × 10²² 個/cm³ になります。ここで、不純物原子濃度を5 × 10¹⁵ 個/cm³ とするとシリコ ン原子と不純物原子の比率は10⁷ 個: 1 個 となります。)正孔と自由電子は濃度が高い方向から低い方向に拡散し、最終的には 結晶全体に一様分布します。



図 1.2.10 孤立した p型シリコン単結晶と n型シリコン単結晶

図 1.2.11 は、p型シリコン単結晶とn型シリコン単結晶を接合した pn 接合のモデルです。接合部付近にある p型シリコン の正孔と、n型シリコンの自由電子は互いの方向に拡散して結合し消滅します。接合部付近のアクセプタイオンとドナーイオン は帯電したままです。その結果、n型シリコン領域に拡散しようとする正孔はドナーイオンの正電荷に反発され、p型シリコン 領域に拡散しようとする自由電子はアクセプタイオンの負電荷に反発されて、正孔と自由電子のさらなる結合が阻止されます。 接合付近にあるアクセプタイオンとドナーイオンだけの領域を空乏層と呼びます。空乏層には正孔と自由電子が無く、負に帯電 したアクセプタイオンと、正に帯電したドナーイオンが有るため、空間電荷領域とも呼ばれます。空乏層のアクセプタイオンと ドナーイオンによる電界を障壁と呼び、空乏層の両端に発生する電位差を障壁電位と呼びます。外部電圧が無いときの障壁電位 はビルトイン・ポテンシャル φ₀と呼ばれます。



図 1.2.11 p型シリコン単結晶とn型シリコン単結晶の pn 接合

逆方向バイアスされた pn 接合

逆方向バイアス電圧 V_R を印加した pn 接合のモデルを図 1.2.12 に示します。p型シリコンの正孔はアノードの負電圧に引かれ 接合部から離れます。同様に、n型シリコンの自由電子はカソードの正電圧に引かれ接合部から離れます。この現象は空乏層の 幅を広げ、障壁電位はビルトイン・ポテンシャル φ_0 と逆方向バイアス電圧 V_R を加算した値まで増加します。この状態では、p型 シリコン領域の正孔と、n型シリコン領域の自由電子は移動できません。逆方向バイアス電圧 V_R がある値を超えると、空乏層の 共有電子対結合が崩れて新しい正孔と自由電子が発生します。この現象は**アバランシェ降伏**と呼ばれ、新しく発生した正孔と 自由電子はさらなるアバランシェ降伏を生むので、pn 接合のリーク電流は急激に増大します。



順方向バイアスされた pn 接合

順方向バイアス電圧 V_F を印加した pn 接合のモデルを図 1.2.13 に示します。p型シリコン領域の正孔は、アノードの正電圧に 反発して接合部の方向に移動します。同様に、n型シリコン領域の自由電子は、カソードの負電圧に反発して接合部の方向に移 動します。正孔と自由電子の一部は、順方向バイアス電圧 V_F からエネルギーを得て空乏層で結合します。正孔と自由電子が結合 するたびにカソードから出た自由電子はn型シリコン領域に入り電界によって接合部の方向に移動します。同様にアノード付 近にある共有電子対結合の価電子は、電子対結合を壊して順方向バイアス電圧 V_F の正極に入ります。空乏層付近での正孔と自由 電子の結合は。順方向バイアス電圧 V_F がある限り続きます



図 1.2.13 順方向バイアスされた pn 接合

1.2.4 pn 接合ダイオード

理想ダイオードのID vs.VD 特性

図 1.2.14 (a) に示す pn 接合は下記の特性を持つ理想ダイオードであると仮定します。

- ① p 形領域のアクセプタ不純物濃度 (N_A 個/cm³) とn 形領域のドナー不純物濃度 (N_D 個/cm³) 分布が均一。
- ② 空乏層内には自由キャリアがない。
- ③ 注入される少数キャリアは多数キャリアに比べて少ない。

接合部の電位差は(d) に示すようにビルトイン・ポテンシャル φ_0 と逆方向バイアス電圧 V_R の和 になります。 φ_0 の値は式 1.2.1 で表され、ドナー密度 $N_D = 10^{16} @/cm^3$ 、アクセプタ密度 $N_A = 10^{15} @/cm^3$ の条件では $\varphi_0 \cong 638 mV$ at 300°K となります。 理想ダイオードの電圧 V_D と電流 I_D の関係は式 1.2.2 で表され、その I_D vs. V_D 特性は図 1.2.15 に示すようになります。

ここで、IS は逆方向バイアス時の飽和電流、T は絶対温度(°K)、q は電子電荷、k はボルツマン定数、 n_i は不純物を含まない 真性シリコンのキャリア密度であり $n_i = 1.5 \times 10^{10} cm^{-3} @300^{\circ}$ K です。



図 1.2.14 逆方向バイアスされた理想ダイオード





図 1.2.15 ショックレイのダイオード方程式による I_D vs. V_D 特性(IS = 1nA, T = 300°K)

SPICE2 ダイオード・スタテックモデル

TINA-TIを含め、SPICE ベース回路シミュレーション・ツールの大部分は SPICE2 デバイスモデルをサポートしているため 本稿では SPICE2 モデルを取り扱います。DC 解析に使用される SPICE2 ダイオード・スタテックモデルを図 1.2.16 に示します。 スタテックモデルは非線形電流源 *I*_D と寄生抵抗 *RS* で構成されています。枝構成式 (BCE) は式 1.2.3 ~ 式 1.2.6 で表されます。



図 1.2.16 SPICE2 ダイオード・スタテックモデル

枝構成式 (BCE):

$I_D = f(V_1)$)		
ſ	$- IS(e^{qV_D/NkT} - 1) + V_DGMIN$	$\left(-5\frac{NkT}{q} \le V_D \le 0\right)$	 式 1.2.3
	$-IS + V_D GMIN$	$(-BV < V_D < -5\frac{NkT}{q})$	 式 1.2.4
= -1	-IBV	$(V_D = -BV)$	 式 1.2.5
	$-IS\left(e^{-q(BV+V_D)/kT}-1+\frac{qBV}{kT}\right)$	$(V_D < -BV)$	 式 1.2.6

SPICE2 ダイオード・スタテックモデルでは、実際のダイオード特性を反映して、下記のパラメータが追加されています。

- ① 不純物濃度および構造により変化する直列抵抗をモデル化する 寄生抵抗 RS
- ② 図 1.2.14 に示す中性領域における過剰少数キャリアと多数キャリアの再結合をモデル化する 放射係数 N
- ③ 逆方向バイアス時の降伏電圧をモデル化する 逆方向降伏電圧 BV
- ④ 逆方向バイアス時の降伏電流をモデル化する 逆方向降伏電流 IBV

GMIN は解析パラメータの最小コンダクタンスであり、TINA-TI では図 1.2.17の解析パラメータセットダイアログボックス から入力します。GMIN のデフォルト値は 1p [S] です。表 1.2.1 に SPICE2 ダイオード モデルパラメータのデフォルト値と、 代表的な小信号高速スイッチング・ダイオードである 1N4148の値 を示します。

式 1.2.3 の放射係数を、理想ダイオードの値である N = 1.0 から、1N4148 の値である N = 1.7 に切り替えた $I_D vs.V_D$ 特性を 図 1.2.18 に示します。図 1.2.19 は、TINA-TI の DC 解析による 1N4148 の $I_D vs.V_D$ 特性です。傾斜とインターセプトは N とIS の二つのパラメータ決まり、逆方向降伏電圧と電流は BV とIBV の二つのパラメータ決まります。

名前	モデルパラメータ	単位	デフォルト	1N4148
IS	飽和電流	[A]	1.00E-14	1n
N	放射係数	[-]	1	1.7
BV	逆方向降伏電圧	[V]	∞	75
IBV	逆方向降伏電流	[A]	1.00E-10	5u
RS	寄生抵抗	[Ohm]	0	2m
CJ0	ゼロバイアス p-n 容量	[F]	0	4p
VJ	接合電位差	[V]	1	750m
Μ	接合傾斜係数	[-]	0.5	330m
FC	順方向バイアス時の空乏層容量係数	[-]	0.5	500m
TT	遷移時間	[s]	0	25.9n
EG	活性化エネルギー	[eV]	1.11	1.11
XTI	IS 温度指数	[-]	3	3
AF	フリッカー雑音指数	[-]	1	0
KF	フリッカ雑音係数	[-]	0	1

表 1.2.1 SPICE2 ダイオード モデルパラメータ



図 1.2.17 解析パラメータセットダイアログボックス



図 1.2.18 放射係数 N によるI_D vs. V_D特性の変化



図 1.2.19 1N4148 の I_D vs. V_D特性

SPICE2 ダイオード大信号モデル

過渡解析に使用される SPICE2 ダイオード大信号モデルを図 1.2.20 に示します。大信号モデルではスタテックモデルに拡散 容量 *C*_d と空乏層容量 *C*_i による電荷蓄積効果を付加しています。



図 1.2.20 SPICE2 ダイオード大信号モデル

拡散電荷 Q_d は、図 1.2.14の中性領域に注入される小数キャリアによる電荷でその値は式 1.2.7で表されます。 空乏層電荷 Q_j は、図 1.2.14の空乏層領域にあるアクセプタとドナーイオンによる電荷でその値は式 1.2.8で表されます。

拡散電荷Q_dは式 1.2.9 により拡散容量C_dに変換され、空乏層電荷Q_iは式 1.2.10 により空乏層容量C_iに変換されます。

$$\begin{aligned} C_d &= TT \frac{dI_D}{dV_D} & \cdots & \vec{x} \complement 1.2.9 \\ C_j &= \begin{cases} CJ0 \left(1 - \frac{V_D}{VJ}\right)^{-M} & (V_D < FC \times VJ) \\ \frac{CJ0}{(1 - FC)^{1+M}} \left(1 - FC(1 + M) + \frac{M \cdot V_D}{VJ}\right) & (V_D \ge FC \times VJ) \end{cases} & \cdots & \vec{x} \ 1.2.10 \end{aligned}$$

図 1.2.21 は、表 1.2.1 に示す 1N4148 のモデルパラメータを式 1.2.10 に適用した C_i vs. V_D 特性です。



図 1.2.22 は、TINA-TIの過渡解析による 1N4148の $(C_D + C_J)$ vs. V_D 特性です。 V_D の勾配 (dv/dt) を 1V/ns として $I_D = (C_D + C_J) \cdot dv/dt$ の関係から接合容量を $(C_D + C_J) = I_D (pF/mA)$ で換算しています。



図 1.2.22 1N4148 接合容量 $(C_D + C_J)$ vs. V_D 特性

SPICE2 ダイオード小信号モデル

AC 解析に使用される SPICE2 ダイオード小信号モデルを図 1.2.23 に示します。小信号モデルは大信号モデルの非線形電流 源 *I_D* を線形の小信号コンダクタンス *g_d* に変換します。



図 1.2.23 SPICE2 ダイオード小信号モデル

AC 解析では固定された動作点を中心に小信号範囲で線形化した回路の周波数応答を計算します。小信号モデルは図 1.2.24 に 示す I_D vs. V_D 特性の動作点 (i_d, v_d) において I_D vs. V_D 特性が線形と見なせる小信号範囲で非線形電流源を線形の小信号コンダク タンス g_D に変換します。 I_D と V_D の関係は $I_D = f(V_D) = IS(e^{qv_d/nkT} - 1)$ で表され、そのテイラー級数展開は式 1.2.11 で表され ます。

$$I_D = f(V_D) = IS(e^{qv_d/NkT} - 1) + ISe^{qv_d/NkT} \left[\frac{q\Delta V_D}{NkT} + \frac{1}{2!} \left(\frac{q\Delta V_D}{NkT}\right)^2 + \cdots\right] \qquad \cdots \qquad \vec{x} \downarrow^{-1} 1.2.11$$

式 1.2.11 の右辺の第 1 項は動作点の電流 i_a です。第 2 項は電流 i_a において、 V_D に対してほぼ線形な小信号電流成分です。 第 3 項以降を無視とすると、小信号コンダクタンス g_D は式 1.2.12 で表され、容量 $C_D = C_j + C_a$ は式 1.2.13 で表されます。

$$g_{D} = \frac{dI_{D}}{dV_{D}}|_{op} = \frac{qIS}{NkT}e^{qV_{D}/NkT} \qquad \cdots \qquad \vec{x} \vec{\nabla} 1.2.12$$

$$C_{D} = \begin{cases} TT \cdot g_{D} + CJ0\left(1 - \frac{V_{D}}{VJ}\right)^{-M} & (V_{D} < FC \times VJ) \\ TT \cdot g_{D} + \frac{CJ0}{(1 - FC)^{1+M}}\left(1 - FC(1 + M) + \frac{M \cdot V_{D}}{VJ}\right) & (V_{D} \ge FC \times VJ) \end{cases} \qquad \cdots \qquad \vec{x} \vec{\nabla} 1.2.13$$



図 1.2.24 ダイオードの I_D vs. V_D 特性と小信号コンダクタンス g_D の関係

TINA-TI のダイオード書式

TINA-TI のダイオード・シンボルを図 1.2.25 に示します。回路図エディタでは図 1.2.26 のダイアログボックスで入力します。



書式

 $D < name > _ < n+ > _ < n- > _ < mode_name > _ [area] _ [OFF] _ [IC = V_{D0}]$

 $D < name > はダイオードの名前です。n+はアノード、n-はカソードのノードです。電流 <math>I_D$ は矢印の方向を正とします。 model_name はモデル書式用のモデルネームで図 1.2.27 のタイプ欄で選択することもできます。area はデバイスのスケール ファクタでありデフォルトは1です。OFF は DC バイアスの書庫設定期間中にダイオードをカットオフ領域に初期化します。 OFF が省略されると制限されたオン領域 ($V_D \approx 0.6V$) に初期化されます。IC はUIC オプションの過渡解析における時間 t = 0の初期電圧 V_{D0} を指定します。ここで、< > 内は必須の項目、[]内はオプションの項目、_」はスペースを示します。

モデル書式

.MODEL < model_name > D [model_parameters]

モデルネーム

モデルネームは、図 1.2.26、図 1.2.27 に示すように、ダイオード・ダイアログボックスのタイプリストボックスから選択する ことができます。モデルパラメータ、電流方程式、静電容量方程式、温度依存方程式は、TINA-TIの回路図エディタから部品 ヘルプ を参照して下さい。

ステートメント例

DSWITCH 2 0 D_1N4148_1 3 IC=200M DCLAMP 2 0 DMOD

			警力タログ・エディタ	2		
			ライブラリ Tine			
			Standard	↓ 使い方: General purpose	1	
01 - ・イオード		×		IS/Saturation current [A]	1n	
ラベル	D1		217	N/Emission coefficient[-]	1.7	
パラメータ	(パラメータ)		1N4148	BV/Breakdown voltage [V]	75	
217	1N4148 🔽		1N4150 1N4151	RZ/Zener resistance [Ohm]	10	
温度	相対		1N4153	IBV/Breakdown current [A]	5u	
= 温度[℃]	0		1N4446	RS/Serial resistance[Ohm]	2m	
Area factor			1N4448	CJ0/Junction cap. [F]	4p	
デバイスの初期状態OFF(DC)			1N4531	VJ/Junction potential [V]	750m	
T期委任(TR)	Not Used		1N4719	MJ/Grading coeff. [-]	330m	*****
ault	<i>t</i> t.		1N4721	FC/Capacitance coeff.[-]	500m	
			1N4722	▼ TT/Transit time [s]	25.9n	-
🖌 ок 🔀 🗶 түүү түүүүү 🥐	ヘルプ		44/505	✓ OK × キャンセル ?	ヘルプ	
図 1.2.26 ダイン	オード・ダイアログボッ	クス		図 1.2.27 カタログ・エディ	9	

1.2.5 バイポーラトランジスタ

バイポーラトランジスタは2つの pn 接合を背中合わせに結合し中間に p 形または n 形の薄い領域を配置した構造を持ちます。 少数キャリアが通過する中間の薄い領域をベースと呼び、少数キャリア を生成する外側の領域をエミッタ、反対の外側の領域 をコレクタと呼びます。(ここでの少数キャリアはベース領域の少数キャリアを意味し、npn の電子、pnp の正孔を指します。) 図 1.2.28 にバイポーラトランジスタのシンボルを示します。+およびーは端子間電圧 *V_{BE}*, *V_{CB}*, *V_{CE}* の極性を示します。端子電流 *I_B*, *I_C*, *I_E* は矢印の方向を正とします。バイポーラトランジスタは pnp トランジスタと npn トランジスタの2種類があり、以下 の説明では npn トランジスタの例を取り上げます。



図 1.2.28 バイポーラトランジスタのシンボル

エバース・モル・スタテックモデル

14

TINA-TIによるオペアンプ回路設計入門

図 1.2.29 にプレーナ I Cプロセスによる npn トランジスタのクロスセクションを示します。図 1.2.29 の破線で囲まれた領域 を真性トランジスタと呼びます。真性トランジスタの直流特性は、図 1.2.31 と図 1.2.32 に示した 2 つのバージョンのエバース・ モル・スタテックモデルで表されます。 2 つのバージョンは数学的に等価ですが、インジェクション・バージョンは、図 1.2.30 の物理特性を直接的に表現したモデルであり、トランスポート・バージョンはコンピュータ・シミュレーションに向くように改良 したモデルです。



図 1.2.29 npn トランジスタのクロスセクション



図 1.2.31 のインジェクション・バージョンでは、ダイオードを流れるリファレンス電流 I_E I_R が下式で表されます。

コレクタ電流 Ic、エミッタ電流 IE、ベース電流 IB は下式のように表されます。

 $I_{c} = \alpha_{F}I_{F} - I_{R}$ … 式 1.2.16 $I_{E} = -I_{F} + \alpha_{R}I_{R}$ … 式 1.2.17 $I_{B} = (1 - \alpha_{F})I_{F} + (1 - \alpha_{R})I_{R}$ … 式 1.2.18 ここで、 $\alpha_{F}(\alpha_{R})$ は、ベース接地の順方向(逆方向)電流増幅率です。

このモデルは図 1.2.30 から直感的に導くことができます。2つのダイオードは、ベース・エミッタ接合とベース・コレクタ接合を表します。 $I_F(I_R)$ は、コレクタ(エミッタ)領域をベースの影響を受けないオーミックコンタクトとしたときに、与えられた $V_{BE}(V_{BC})$ でベース・エミッタ接合(ベース・コレクタ接合)を流れる電流です。ベースの作用を表現した2つの電流依存電流源が 2つの接合に結合しています。バイポーラトランジスタが順方向能動領域で動作しているとすると、ベース・コレクタ間のダイ オードは開放回路と見なせるため、モデルは電流源 $\alpha_F I_F$ とベース・エミッタ間のダイオードだけと見なせます。 I_F はベース・エ ミッタ接合を流れる全電流を表し、 α_F はベース・コレクタ接合から流れる電流の比を表します。この関係は、バイポーラトラン ジスタの構造的な対称性から逆方向能動領域においても成立し、その場合は I_F, α_F が I_R, α_R となり、式 1.2.14 から式 1.2.18 の 4 つのパラメータが、下式に示す飽和電流 *IS* に集約されます。

 $\alpha_F I_{ES} = \alpha_R I_{CS} \equiv IS \qquad \cdots \qquad \vec{\texttt{x}} \ 1.2.19$



図 1.2.32 に示すトランスポート・バージョンの電流源 Icc, IEC は下式のように表されます。

$I_{CC} = IS(e^{qV_{BE}/kT} - 1))$	 式 1.2.20
$I_{EC} = IS \left(e^{qV_{BC}/kT} - 1 \right)$	 式 1.2.21

コレクタ電流 Ic、エミッタ電流 IE、ベース電流 IBは、下式のように表されます。

$$I_{C} = I_{CC} - \frac{I_{EC}}{\alpha_{R}} \qquad \cdots \qquad \vec{x} \ 1.2.22$$

$$I_{E} = -\frac{I_{CC}}{\alpha_{F}} + I_{EC} \qquad \cdots \qquad \vec{x} \ 1.2.23$$

$$I_{B} = \left(\frac{1}{\alpha_{F}} - 1\right) I_{CC} + \left(\frac{1}{\alpha_{R}} - 1\right) I_{EC} \qquad \cdots \qquad \vec{x} \ 1.2.24$$

ベース接地の順方向 (逆方向) 電流増幅率 $\alpha_F(\alpha_R)$ は、下式によりエミッタ接地の順方向 (逆方向) 電流増幅率 $\beta_F(\beta_R)$ に変換 することができます。

$$\begin{split} \beta_F &= \frac{\alpha_F}{1-\alpha_F} & \cdots \quad \vec{\mathrm{tt}} \ 1.2.25 \\ \beta_R &= \frac{\alpha_R}{1-\alpha_R} & \cdots \quad \vec{\mathrm{tt}} \ 1.2.26 \end{split}$$

SPICE2 バイポーラトランジスタ・エバース・モル・スタテックモデル

図 1.2.33 に示す SPICE2 バイポーラトランジスタエバース・モルスタテックモデルは、図 1.2.32 に示したトランスポート・ バージョンの電流源 *I_{cc}, I_{EC}* を、エミッタ-コレクタ間に接続された、下式で表される電流源 *I_{ct}* に変換したモデルです。

 $I_{CT} = I_{CC} - I_{EC} = IS \left(e^{qV_{BE}/kT} - e^{qV_{BC}/kT} \right) \qquad \cdots \qquad \not \exists \ 1.2.27$

式 1.2.27 は、ダイオード飽和電流式の変更を招き、結果として、ダイオード電流が下式で表されるようになります。

 $\begin{array}{ll} \frac{I_{CC}}{\beta_F} = \frac{\mathit{IS}}{\beta_F} \big(e^{qV_{BE}/kT} - 1 \big) & \cdots & \vec{\propto} \ 1.2.28 \\ \\ \frac{I_{EC}}{\beta_R} = \frac{\mathit{IS}}{\beta_R} \big(e^{qV_{BC}/kT} - 1 \big) & \cdots & \vec{\propto} \ 1.2.29 \end{array}$

コレクタ電流 I_c 、エミッタ電流 I_E 、ベース電流 I_B は、下式のように表されます。

$$I_{C} = I_{CT} - \frac{I_{EC}}{\beta_{R}} \qquad \cdots \qquad \vec{x} \ 1.2.30$$

$$I_{E} = -\frac{I_{CC}}{\beta_{F}} - I_{CT} \qquad \cdots \qquad \vec{x} \ 1.2.31$$

$$I_{B} = \frac{I_{CC}}{\beta_{F}} + \frac{I_{EC}}{\beta_{R}} \qquad \cdots \qquad \vec{x} \ 1.2.32$$



図 1.2.33 SPICE2 バイポーラトランジスタ・エバース・モル・スタテックモデル

バイポーラトランジスタには、制御電圧 *V_{BE} と V_{BC}*の範囲に応じ、図 1.2.34 に示す 4 つの動作領域が有ります。多くのアプリケーションは順方向能動領域で動作しますが、構造的対称性により性能は劣りますが飽和領域でも原理的には動作します。



図 1.2.34 バイポーラトランジスタの動作領域

全動作領域におけるエバース・モルス・タテックモデルの枝構成式(BCE)を式 1.2.33~式 1.2.40に示します。

順方向能動領域

$$\begin{split} I_{C} &= IS\left(e^{qV_{BE}/kT} + \frac{1}{BR}\right) + \left[V_{BE} - \left(1 + \frac{1}{BR}\right)V_{BC}\right]GMIN \qquad \cdots \quad \vec{x} \ 1.2.33\\ I_{B} &= IS\left[\frac{1}{BF}\left(e^{qV_{BE}/kT} - 1\right) - \frac{1}{BR}\right] + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR}\right)GMIN \qquad \cdots \quad \vec{x} \ 1.2.34 \end{split}$$

逆方向能動領域

$$I_{C} = -IS\left[e^{qV_{BC}/kT} + \frac{1}{BR}\left(e^{qV_{BC}/kT} - 1\right)\right] + \left[V_{BE} - \left(1 + \frac{1}{BR}\right)V_{BC}\right]GMIN \qquad \cdots \qquad \vec{\pi} \ 1.2.35$$
$$I_{B} = -IS\left[\frac{1}{BF} - \frac{1}{BR}\left(e^{qV_{BC}/kT} - 1\right)\right] + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR}\right)GMIN \qquad \cdots \qquad \vec{\pi} \ 1.2.36$$

飽和領域

$$\begin{split} I_{C} &= IS\left[\left(e^{qV_{BE}/kT} - e^{qV_{BC}/kT}\right) - \frac{1}{BR}\left(e^{qV_{BC}/kT} - 1\right)\right] + \left[V_{BE} - \left(1 + \frac{1}{BR}\right)V_{BC}\right]GMIN & \cdots & \vec{x} \ 1.2.37\\ I_{B} &= IS\left[\frac{1}{BF}\left(e^{qV_{BE}/kT} - 1\right) + \frac{1}{BR}\left(e^{qV_{BC}/kT} - 1\right)\right] + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR}\right)GMIN & \cdots & \vec{x} \ 1.2.38 \end{split}$$

カットオフ領域

$$\begin{split} I_{C} &= \frac{IS}{BR} + \left[V_{BE} - \left(1 + \frac{1}{BR} \right) V_{BC} \right] GMIN & \cdots & \vec{\mathbf{x}} \ 1.2.39 \\ I_{B} &= -IS \left(\frac{BF + BR}{BT \cdot BR} \right) + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR} \right) GMIN & \cdots & \vec{\mathbf{x}} \ 1.2.40 \end{split}$$

ここで、GMIN (デフォルト値 = 10⁻¹² mho)は、SPICE2 が収束の問題を回避するため、全ての pn 接合に自動的に付加する 並列コンダクタンスです。IS, BF, BR は表 1.1.2 に示す SPICE2 バイポーラトランジスタ・モデルパラメータです。

エバース・モル スタテックモデルは DC 解析に使用されます。モデルのシンプルさにより、シミュレーション時間の短縮と モデルパラメータ抽出の簡素化が可能なモデルです。SPICE2 では、モデルパラメータをデフォルト値としてシミュレーション すると、図 1.2.35 に示すようなエバース・モル・スタテックモデルの特性が得られます。エバース・モル・モデルには、スタテッ ク・モデルのほかに、下記に示すバイポーラトランジスタの二次特性をモデリングした大信号モデルと小信号モデルがあります。

- 寄生抵抗、接合容量、拡散容量
- ベース幅変調効果
- 電流増幅率の電流依存性
- 遷移時間の変化
- モデルパラメータの温度依存性(**TF**, CJE, CJC)



図 1.2.35 SPICE2 バイポーラトランジスタ・エバース・モル・スタテックモデルの特性

SPICE2 バイポーラトランジスタ・ガンメル・プーン・スタテックモデル

ガンメル・プーン・モデルがサポートされたのは 1972 年リリースの SPICE1 からです。現在でも TINA-TI をふくめて多くの SPICE ベース回路シミュレーション・ツールが SPICE2 ガンメル・プーン・モデルをサポートしています。DC 解析に用いられる ガンメル・プーン・スタテックモデルを図 1.2.36 に示します。



図 1.2.36 SPICE2 バイポーラトランジスタ・ガンメル・プーン・スタテックモデル

ガンメル・プーン・スタテックモデルは、ベース領域の電荷密度がバイポーラトランジスタの特性に大きな影響を与えることに 着目したモデルです。下記に示すバイポーラトランジスタの特性を式 1.2.41~式 1.2.46 に示すベース電荷密度 q_b で表現します。

- 1. 低注入効果(低電流領域のベース電流増加)
- 2. 高注入効果(高電流領域のコレクタ電流減少)
- 3. ベース幅変調効果(アーリー効果)
- 4. ベース抵抗の電流依存性

ベース電荷密度 q_b:

$q_b = \frac{q_1}{2} \left(1 + \sqrt{1 + 4q_2} \right)$	 式 1.2.41	
$q_1 = \left(1 - \frac{V_{BC}}{VAF} - \frac{V_{BE}}{VAR}\right)^{-1}$	 式 1.2.42	
$q_2 = \frac{IS}{IKF} \left(e^{qV_{BE}/NF \cdot kT} - 1 \right) + \frac{IS}{IKR} + \left(\frac{V_{BE}}{IKF} + \frac{V_{BC}}{IKR} \right) GMIN$	 式 1.2.43	(順方向能動領域)
$q_2 = \frac{IS}{IKR} \left(e^{qV_{BE}/NR \cdot kT} - 1 \right) + \frac{IS}{IKF} + \left(\frac{V_{BE}}{IKF} + \frac{V_{BC}}{IKR} \right) GMIN$	 式 1.2.44	(逆方向能動領域)
$q_2 = \frac{IS}{IKF} \left(e^{qV_{BE}/NF \cdot kT} - 1 \right) + \frac{IS}{IKR} \left(e^{qV_{BE}/NR \cdot kT} - 1 \right) + \left(\frac{V_{BE}}{IKF} + \frac{V_{BC}}{IKR} \right) GMIN$	 式 1.2.45	(飽和領域)
$q_2 = -IS\left(\frac{IKF + IKR}{IKF + IKR}\right) + \left(\frac{V_{BE}}{IKF} + \frac{V_{BC}}{IKR}\right) GMIN$	 式 1.2.46	(カットオフ領域)

ここで、GMIN (デフォルト値 = 10^{-12} mho)は、SPICE2 が収束の問題を回避するために全ての pn 接合に自動的に付加する 並列コンダクタンスです。IS, NF, NR, IKF, IKR, VAF, VAR は、表 1.1.2 に示す SPICE2 バイポーラトランジスタ・モデルパラメータ です。

低注入効果

ベース領域に注入される少数キャリアが少ない低注入状態では、空乏層の再結合電流と漏れ電流がベース電流 I_B に加算され、図 1.2.37 に示すように、ベース電流 I_B が少ない領域の $I_B vs. V_{BE}$ 特性傾斜が低くなる現象です。この現象は、図 1.2.36 に示す コレクタ・ベース間 (エミッタ・ベース間)の非理想ダイオード電流 I_{BC} (I_{BE})で表されます。

高注入効果

ベースに注入される少数キャリアが多い高注入状態では、ベース領域の少数キャリアが多数キャリアと同等かそれ以上に増え、 電荷を中性に保つために多数キャリアが増加します。これはベース領域の不純物濃度が増加したことに等価であるため注入効率 が低下し、結果として図 1.2.38 に示すようにコレクタ電流 I_c が減少する現象です。この現象は式 1.2.43~式 1.2.46 で表される ベース電荷密度 q_b 中の q_2 成分で表されます。低注入効果と高注入効果は、図 1.2.39 に示した電流増幅率 β_F のベース電流依存 性の原因になります。

ベース幅変調効果

コレクターベース電圧 V_{Bc} とエミッターベース電圧 V_{BE} の変化により、コレクターベースとエミッターベースの空乏層幅が変化し、図 1.2.40 に示すように $I_c vs. V_{CE}$ 特性にアーリー効果を発生させる現象です。この現象は式 1.2.42 で表されるベース電荷密度 q_b 中の q_1 成分で表されます。



図 1.2.39 電流増幅率 BF のベース電流依存性

図 1.2.40 ベース幅変調効果 (アーリー効果)

ベース抵抗の電流依存性

エバース・モル・モデルは、真性トランジスタ領域とエミッタ、ベース、コレクタ・ピンの間を、固定値の寄生抵抗 RE, RB, RC で表しています。ガンメル・プーン・モデルでは、式 1.2.47 に示すようにベース電荷密度 q_b によりベース抵抗 R_{BB}, の電流依存性 を表現しています。

$$R_{BB'} = \begin{cases} RBM + \frac{RB - RBM}{q_b} & (IRB が指定されない場合) \\ RBM + 3(RB - RBM) \frac{\tan z - z}{z \tan^2 z} & (IRB が指定される場合) \\ z = \frac{-1 + \sqrt{1 + 1.44I_B/\pi^2 IRB}}{24/\pi^2 \sqrt{I_B/IRB}} & \cdots 式 1.2.48 \end{cases}$$

ここで、RB(ゼロバイアス時のベース抵抗), RBM(ベース抵抗の最小値), IRB(ベース抵抗が RBM の 1/2 になる電流) は表 1.2.2 に示す SPICE2 バイポーラトランジスタモデルパラメータです。

SPICE2 バイポーラトランジスタ・ガンメル・プーン・スタテックモデルの枝構成式 (BCE) を下式に示します。

順方向能動領域

$$\begin{split} I_{C} &= \frac{IS}{q_{b}} \left(e^{qV_{BE}/NF \cdot kT} + \frac{q_{b}}{B_{R}} \right) + ISC + \left[\frac{V_{BE}}{q_{b}} - \left(\frac{1}{q_{b}} + \frac{1}{B_{R}} \right) V_{BC} \right] GMIN \qquad \cdots \quad \vec{x} \ 1.2.49 \\ I_{B} &= IS \left[\frac{1}{BF} \left(e^{qV_{BE}/NF \cdot kT} - 1 \right) - \frac{1}{BR} \right] + ISE \left(e^{qV_{BE}/NE \cdot kT} - 1 \right) - ISC + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR} \right) GMIN \qquad \cdots \qquad \vec{x} \ 1.2.50 \end{split}$$

逆方向能動領域

$$I_{C} = -\frac{IS}{q_{b}} \left[e^{qV_{BC}/NR \cdot kT} + \frac{q_{b}}{BR} \left(e^{qV_{BC}/NR \cdot kT} - 1 \right) \right] - ISC \left(e^{qV_{BC}/NC \cdot kT} - 1 \right) + \left[\frac{V_{BE}}{q_{b}} - \left(\frac{1}{q_{b}} + \frac{1}{BR} \right) V_{BC} \right] GMIN \qquad \cdots \qquad \vec{x} \ 1.2.51$$

$$I_{B} = -IS \left[\frac{1}{BF} - \frac{1}{BR} \left(e^{qV_{BC}/NR \cdot kT} - 1 \right) \right] - ISE + ISC \left(e^{qV_{BC}/NC \cdot kT} - 1 \right) + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR} \right) GMIN \qquad \cdots \qquad \vec{x} \ 1.2.52$$

飽和領域

$$\begin{split} I_{C} &= \frac{IS}{q_{b}} \Big[\left(e^{qV_{BE}/NF \cdot kT} - e^{qV_{BC}/NR \cdot kT} \right) - \frac{q_{b}}{\beta_{R}} \left(e^{qV_{BC}/NR \cdot kT} - 1 \right) \Big] - ISC \Big(e^{qV_{BC}/NC \cdot kT} - 1 \Big) + \Big[\frac{V_{BE}}{q_{b}} - \left(\frac{1}{q_{b}} + \frac{1}{BR} \right) V_{BC} \Big] GMIN \quad \cdots \quad \vec{\pi} \ 1.2.53 \\ I_{B} &= IS \Big[\frac{1}{BF} \Big(e^{qV_{BE}/NF \cdot kT} - 1 \Big) + \frac{1}{BR} \Big(e^{qV_{BC}/NR \cdot kT} - 1 \Big) \Big] + ISE \Big(e^{qV_{BE}/NE \cdot kT} - 1 \Big) \\ &+ ISC \Big(e^{qV_{BC}/NC^{2}kT} - 1 \Big) + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR} \right) GMIN \qquad \cdots \quad \vec{\pi} \ 1.2.54 \end{split}$$

カットオフ領域

$$\begin{split} I_{C} &= \frac{IS}{BR} + ISC + \left[\frac{V_{BE}}{q_{b}} - \left(\frac{1}{q_{b}} + \frac{1}{BR}\right)V_{BC}\right]GMIN & \cdots & \vec{x} \ 1.2.55\\ I_{B} &= -IS\left(\frac{BF + BR}{BF \cdot BR}\right) - ISE - ISC + \left(\frac{V_{BE}}{BF} + \frac{V_{BC}}{BR}\right)GMIN & \cdots & \vec{x} \ 1.2.56 \end{split}$$

ここで、GMIN (デフォルト値 = 10^{-12} mho)は、SPICE2 が収束の問題を回避するために全ての pn 接合に自動的に付加する 並列コンダクタンスです。IS, BF, BR, NF, NR, ISE, ISC, NE, NC は表 1.1.2 に示す SPICE2 バイポーラトランジスタ・モデルパラメー タです。 表 1.2.2 に SPICE2 バイポーラトランジスタ・モデルパラメータのデフォルト値と、代表的な小信号高速 npn バイポーラトランジスタ P2N222A の値を示します。図 1.2.41 と図 1.2.42 は P2N2222A の Ic-VCE 特性と Ic-VCE 特性です。

名前	モデルパラメータ	単位	デフォルト	P2N2222A
IS	接合飽和電流	[A]	1.00E-16	9.79f
BF	順方向電流増幅率(エミッタ接地)の理想最大値	[-]	100	354
NF	順方向電流エミッション係数	[-]	1	1
VAF	順方向アーリー電圧	[V]	×	56.7
IKF	順方向ベータが大電流でロールオフを始める点の電流	[A]	~	153m
ISE	ベースーエミッタ間リーケージ飽和電流	[A]	0	179f
NE	ベースーエミッタ間リーケージ・エミッション係数	[-]	1.5	1.5
BR	逆方向電流増幅率(エミッタ接地)の理想最大値	[-]	1	5
NR	逆方向電流エミッション係数	[-]	1	1
VAR	逆方向アーリー電圧	[V]	8	28.3
IKR	逆方向ベータが大電流でロールオフを始める点の電流	[A]	~	153m
ISC	ベースーコレクタ間リーケージ飽和電流	[A]	0	179f
NC	ベース-コレクタ間リーケージ・エミッション係数	[-]	2.0	1.5
RC	コレクタ抵抗	[Ohm]	0	1
RE	エミッタ抵抗	[Ohm]	0	299m
RB	ゼロバイアス時のベース抵抗	[Ohm]	0	10
RBM	ベース抵抗の最小値	[Ohm]	RB	-
IRB	ベース抵抗がRBMの1/2になる電流	[A]	~	-
TF	順方向遷移時間の理想値	[s]	0	531p
XTF	遷移時間 τfのバイアス依存係数	[-]	0	-
VTF	遷移時間 τf のベース-コレクタ電圧依存度	[V]	8	-
ITF	遷移時間 τfのコレクタ電流依存度	[A]	0	-
PTF	周波数 1/2(2π・τf) Hz における位相値	[degrees]	0	-
TR	逆方向遷移時間の理想値	[s]	0	69n
CJE	ベースーエミッタ間ゼロバイアスpn接合容量	[F]	0	26p
VJE	ベース-エミッタ間拡散電位差	[V]	0.75	316m
MJE	ベース-エミッタ間接合傾斜ファクター	[-]	0.33	279m
CJC	ベースーコレクタ間ゼロバイアスpn 接合容量	[F]	0	12p
VJC	ベースーコレクタ間拡散電位差	[V]	0.75	157m
MJC	ベースーコレクタ間接合傾斜ファクター	[-]	0.33	268m
XCJC	ベース抵抗に接続されるCJCのフラクション	[-]	1	-
CJS	コレクターサフストレート間ゼロバイアスpn接合容量	[F]	0	0
VJS	コレクターサフストレート間拡散電位差	[V]	0.75	750m
MJS	コレクターサフストレート間接合傾斜ファクター		0	0
EG	ハントキャッフ・エネルキー	[eV]	1.11	_
XII	接合剋和電流 ISの温度特性係数 晒去点素、点料はガンボームの温度係数		3	_
XIB	順方向ヘーダおより逆方向ヘーダの温度係数		0	_
FC	順方向ハイアム時の空之間谷重係数 コリッカが充成数	[-] []	0.5	_
	フリック推百係剱	[-] []	0	_
AF	ノリツル粧百指数	L-J	1	-

表 1.2.2 SPICE2 バイポーラトランジスタ・モデルパラメータ







図 1.2.42 P2N2222A Ic-VCE特性

SPICE2 バイポーラトランジスタ・ガンメル・プーン大信号モデル

過渡解析に使用される SPICE2 バイポーラトランジスタ・ガンル・プーン大信号モデルの等価回路と枝構成式を図 1.2.43 と式 1.2.57~式 1.2.60 に示します。



図 1.2.43 SPICE2 バイポーラトランジスタ・ガンメル・プーン・大信号モデル

大信号モデルではスタテックモデルに対して下記の素子が追加されています。

$$C_{BE} = \frac{dQ_{BE}}{dV_{BE}} = \begin{cases} TF \frac{dI_{CC}}{dV_{BE}} + CJE \left(1 - \frac{V_{BE}}{VJE}\right)^{-MJE} & (V_{BE} < FC \times VJE) \\ TF \frac{dI_{CC}}{dV_{BE}} + \frac{CJE}{(1 - FC)^{1 - MJE}} \left(1 - FC(1 + MJE) + \frac{MJE \cdot V_{BE}}{VJE}\right) & (V_{BE} \ge FC \times VJE) \end{cases} \qquad \cdots \quad \vec{\pi} 1.2.57$$

$$C_{BC} = \frac{dQ_{BC}}{dV_{BC}} = \begin{cases} TR \frac{dL_{CC}}{dV_{BC}} + CJC \left(1 - \frac{VJC}{VJC}\right) & (V_{BC} < FC \times VJC) \\ TR \frac{dL_{EC}}{dV_{BC}} + \frac{CJC}{(1 - FC)^{1 + MJC}} \left(1 - FC(1 + MJC) + \frac{MJC \cdot V_{BC}}{VJC}\right) & (V_{BC} \ge FC \times VJC) \end{cases} \dots \quad \vec{\mathfrak{K}} \ 1.2.58$$

$$C_{CS} = \begin{cases} CJS \left(1 - \frac{V_{CS}}{VJS}\right)^{-MJS} & (V_{CS} < 0) \\ CJS \left(1 + \frac{MJS \cdot V_{CS}}{VJS}\right) & (V_{CS} > 0) \end{cases} \qquad \dots \quad \not \ensuremath{\mathbb{R}} \ 1.2.59 \end{cases}$$

$$C_{JX} = \begin{cases} CJC(1 - XCJC) \left(1 - \frac{V_{BX}}{VJC}\right)^{-MJC} & (V_{BX} < FC \times VJC) \\ \frac{CJC(1 - XCJC)}{(1 - FC)^{1 + MJC}} \left(1 - FC(1 + MJC) + \frac{MJC \cdot V_{BX}}{VJC}\right) & (V_{BX} \ge FC \times VJC) \end{cases} \dots \quad \vec{\texttt{x}} \ 1.2.60$$

ここで、TF, TR, CJE, VJE, MJE, CJC, VJC, MJC, CJS, VJS, MJS, XCJC, FC は、表 1.2.2 に示す SPICE2 バイポーラトラ ンジスタモデルパラメータです。

SPICE2 バイポーラトランジスタ ガンメル・プーン 小信号モデル

AC 解析に使用される SPICE2 バイポーラトランジスタ・ガンメル・プーン小信号モデルの等価回路と枝構成式を図 1.2.44 と式 1.2.61~式 1.2.68 に示します。



図 1.2.44 SPICE2 バイポーラトランジスタ ガンメル・プーン 小信号モデル

小信号モデルでは、非線形素子を線形素子に変換するために、電圧の関数として表れる電流は電圧で微分され、コンダクタンス $g_{\pi}, g_o, g_{\mu}, g_m$ に変換されます。

$$\begin{split} g_{m} &= \frac{dI_{C}}{dV_{BE}}|_{\text{op}} + \frac{dI_{C}}{dV_{BC}}|_{\text{op}} = \frac{qI_{C}}{NF\cdot kT} & \cdots & \vec{x} \ 1.2.61 \\ g_{\pi} &\equiv \frac{1}{r_{\pi}} = \frac{dI_{B}}{dV_{BE}}|_{\text{op}} = \frac{g_{m}}{BF} & \cdots & \vec{x} \ 1.2.62 \\ g_{o} &\equiv \frac{1}{r_{o}} = \frac{dI_{C}}{dV_{BC}}|_{\text{op}} = \frac{g_{m}}{NAF} \times \frac{q}{kT} & \cdots & \vec{x} \ 1.2.63 \\ g_{\mu} &\equiv \frac{1}{r_{\mu}} = \frac{dI_{B}}{dV_{BC}}|_{\text{op}} \approx 0 & \cdots & \vec{x} \ 1.2.64 \\ C_{\pi} &= \begin{cases} TF \frac{dI_{S}}{kT} e^{qV_{BE}/kT} + CJE \left(1 - \frac{V_{BE}}{VJE}\right)^{-MJE} & (V_{BE} < FC \times VJE) \\ TF \frac{dI_{S}}{kT} e^{qV_{BE}/kT} + \frac{CJE}{(1 - FC)^{1 + MJE}} \left(1 - FC(1 + MJE) + \frac{MJE\cdot V_{BE}}{VJE}\right) & (V_{BE} \ge FC \times VJE) \\ \end{array} \qquad \cdots & \vec{x} \ 1.2.65 \\ C_{\mu} &= \begin{cases} TR \frac{dI_{S}}{kT} e^{qV_{BC}/kT} + CJC \left(1 - \frac{V_{BC}}{VJC}\right)^{-MJC} & (V_{BC} < FC \times VJE) \\ TR \frac{dI_{S}}{kT} e^{qV_{BC}/kT} + \frac{CJC}{(1 - FC)^{1 + MJE}} \left(1 - FC(1 + MJC) + \frac{MJC\cdot V_{BC}}{VJC}\right) & (V_{BC} \ge FC \times VJC) \\ C_{CS} &= \begin{cases} CJS \left(1 - \frac{V_{CS}}{VJS}\right)^{-MJS} & (V_{CS} < 0) \\ CJS \left(1 + \frac{MJS\cdot V_{CS}}{VJS}\right) & (V_{CS} \ge 0) \\ \end{cases} \qquad \cdots & \vec{x} \ 1.2.67 \\ C_{JX} &= \begin{cases} CJC(1 - XCJC) \left(1 - \frac{V_{EX}}{VJC}\right)^{-MJC} & (V_{BX} < FC \times VJC) \\ C_{IX} &= \frac{CJC(1 - XCJC)}{C(1 - FC(1 + MJC + \frac{MJC\cdot V_{BX}}{VJC})} & (V_{BX} \ge FC \times VJC) \\ \end{array}$$

ここで、 FC, NF, BF, VAF, IS, TF, TR, CJE, VJE, MJE, CJC, VJC, MJC, CJS, VJS, MJS, XCJC は、表 1.2.2 に示す SPICE2 バイポーラトランジスタモデルパラメータです。

TINA-TI のバイポーラトランジスタ 書式

TINA-TI のバイポーラトランジスタ・シンボルを図 1.2.45 と図 1.2.46 に示します。回路図エディタでは図 1.2.47 のダイアログ ボックスで入力します。

> nc (C) npn V_{CB} + I_c nb (B) + I_E I_B V_{BE} I_E ne (E) 図 1.2.45 npn トランジスタのシンボル



図 1.2.46 *pnp* トランジスタのシンボル

書式

 $Q < name > _ < nc > _ < nb > _ < ne > _ [ns] _ < model_name > _ [area] _ [OFF] _ [IC = V_{BE0}, V_{CE0}]$

ここで、< >内は必須の項目、[]内はオプションの項目、__はスペースを示します。

nc はコレクタ、nb はベース、ne はエミッタのノードです。ns はサブストレートのノードで、省略されるとグランドに接続したものとみします。コレクタ電流 I_c 、ベース電流 I_B 、エミッタ電流 I_E は、実際の電流方向にかかわらず、矢印の方向を正とします。model_name はモデル書式用のモデルネームです。モデルネームは図 1.2.47 のタイプ欄から選択することもできます。 area はデバイス・エリアのスケールファクタでありデフォルトは1です。OFF は DC バイアスの初期設定期間中にトランジスタをカットオフ領域に初期化します。OFF が省略されるとトランジスタは $V_{BE} = 0.6V, V_{BC} = -1.0V$ のフォワード・アクティブ領域に初期化されます。IC はUIC オプションが指定された過渡解析において時間 t = 0の初期電圧 V_{D0} を指定します。

モデル書式

.MODEL < model_name > D [model_parameters]

モデルネーム

モデルネームは、図 1.2.47、図 1.2.48 に示すようにタイプ項目のリストボックスから選択することができます。モデルパラ メータ、電流方程式、静電容量方程式、温度依存方程式は、TINA-TIの回路図エディタから部品へルプ を参照して下さい。

ステートメント例

Q2 5 2 0 PNP

Q1 6 3 4 P2N2222A 3 OFF IC=2 3



26 TINA-TIによるオペアンプ回路設計入門

1.2.6 接合型電界効果トランジスタ (JFET)

接合型電界効果トランジスタ (JFET) は、ゲートに印加された電圧で、ソース領域とドレイン領域を連結したチャネルを通る 電流伝導を制御する電圧制御素子です。JFET はチャネルの半導体タイプに応じて n チャネルと p チャネルの 2 種類があります。 ゲートとチャネルの半導体タイプは反対で、ゲート・チャネル間 pn 接合は常に逆方向にバイアスされます。図 1.2.49 に JFET のシンボルと符合規則を示します。+およびーは端子間電圧 V_{GS}, V_{DS} の極性を示します。端子電流 I_G, I_D はデバイスに流れ込む 方向を正とします。



図 1.2.49 JFET のシンボルと符合規則

図 1.2.51 と図 1.2.52 に示すように、p チャネル JFET は npn トランジスタを主体とする標準バイポーラ I C 製造プロセスと 互換性が高く、1970 年代に発表された第 1 世代 JFET 入力オペアンプの LF355 や TL084 をはじめとして、BIPOLAR + JFET (BiFET) プロセスを使用したオペアンプでは p チャネル JFET が使用されています。



図 1.2.51 npn トランジスタのクロスセクション

図 1.2.52 pチャネル JFET のクロスセクション

p形チャネル領域のアクセプタ不純物濃度 と n 形ゲート領域のドナー不純物濃度が均一に分布する理想 p チャネル JFET の クロスセクションを図 1.2.53 に示します。ソース、ドレイン、ゲートを全て接地すると、チャネル-ゲート pn 接合の空乏層の 幅は一定になります。図 1.2.53 (a) に示すように、ドレイン端子に外部から負電圧 V_{DS} を印加するとソースからドレインの方向 に電流 I_D が流れます。 (V_{DS} と I_D は、図 1.2.49 の符合規則に従うため、図 1.2.53 の V_{DS} と I_D は負の値になります。)電流 I_D はチャネルに電圧勾配を生成し、ゲート・チャネル pn 接合を逆バイアスするためドレインの近くの空乏層幅が最も広くなります。 ここで、図 1.2.53 (b) に示すように V_{DS} をさらに増加するとドレイン近くでチャネル幅がゼロになります。これをピンチオフと 呼び、ピンチオフ時のゲート・チャネル間電圧をピンチオフ電圧 V_P またはスレッショルド電圧 VTO と呼びます。外部電圧 V_{DS} を V_P 超えてさらに増加すると I_D はほぼ一定になります。



図 1.2.53 理想 p チャネル JFET のクロスセクション

理想 p チャネル JFET の枝構成式(BCE)と伝達特性を式 1.2.69 と図 1.2.54 に示します

$$I_{D} = \begin{cases} 0 & (f + r \stackrel{-}{\times} \mu \cdot l' \stackrel{-}{\vee} f \rightarrow l') \\ BETA(V_{GS} - VTO)^{2} & (ba和領域: 0 < V_{GS} - VTO \leq V_{DS}) & \cdots & 式 1.2.69 \\ BETA \cdot V_{DS}(2(V_{GS} - VTO) - V_{DS}) & (線形領域: 0 < V_{DS} < V_{GS} - VTO) \end{cases}$$

ここで、*VTO*, *BETA* は表 1.2.3 に示す SPICE2 JFET モデルパラメータにおけるスレッショルド電圧とトランスコンダクタンス 係数です。モデルパラメータをデフォルトに設定した理想 p チャネルと JFET と理想 n チャネル JFET の *I_D vs. V_{DS}* と *I_D vs. V_{GS}* 特性を図 1.2.55 と図 1.2.56 に示します。



図 1.2.54 理想 p チャネル JFET の Ip vs. Vps と Ip vs. Vcs特性



図 1.2.55 理想 JFET の I_D vs. V_{DS} 特性



図 1.2.56 理想 JFET の I_D vs. V_{GS} 特性

SPICE2 接合型電界効果トランジスタ (JFET)スタテックモデル

DC 解析に使用される Shichman-Hodges model による SPICE2 JFET スタテックモデルを図 1.2.57 に示します。モデルは 非線形電流源 I_D と二つの寄生抵抗 RD, RS、および二つのダイオオードで構成されます。枝構成式 (BCE) は式 1.2.70 で表され ます。



図 1.2.57 SPICE2 JFET スタテックモデル

枝構成式 (BCE):

	0	(チャネル・ヒ	ピンチオフ: V _{GS} ≤ VTO)	
$I_D = -$	$BETA(V_{GS} - VTO)^2(1 + LAMBDA \cdot V_{DS})$	(飽和領域:	$0 < V_{GS} - \text{VTO} \le V_{DS})$	 式 1.2.70
	$BETA \cdot V_{DS}(2(V_{GS} - VTO) - V_{DS})(1 + LAMBDA \cdot V_{DS})$	(線形領域:	$0 < V_{DS} < V_{GS} - VTO \big)$	

ここで、VTO, BETA, LAMBDA は表 1.2.3 に示すスレッショルド電圧、トランスコンダクタンス係数、チャネル長変調係数です。スタテックモデルはドレイン・オーム性抵抗とソース・オーム抵抗を含みます。

名前	モデルパラメータ	単位	デフォルト	2N5460
VTO	スレッショルド電圧	[V]	-2	-1.749
BETA	トランスコンダクタンス係数	$[A/V^2]$	10 ⁻⁴	1.1071m
LMBDA	チャネル長変調係数	[1/V]	0	19.985m
RD	ドレイン・オーム性抵抗	[Ohm]	0	1
RS	ソース・オーム性抵抗	[Ohm]	0	1
CGD	ゲートードレイン間ゼロバイアスpn接合容量	[F]	0	2.3367p
CGS	ゲート-ソース間ゼロバイアスpn接合容量	[F]	0	2.912p
PB	ゲートpn 接合電位	[V]	1	1
IS	ゲートpn接合飽和電流	[A]	10 ⁻¹⁴	222.31f
FC	順方向バイアス時の空乏層容量係数	[-]	0.5	1.11
KF	フリッカ雑音係数	[-]	0	0
AF	フリッカ雑音指数	[-]	1	1

表 1.2.3 SPICE2 JFET モデルパラメータ

表 1.2.3 に示す p チャネル JFET 2N5460 の I_D vs. V_{DS} 特性と I_D vs. V_{GS} 特性を図 1.2.58 に示します。飽和領域の I_D vs. V_{DS} 特性 に現れる傾斜は、ドレイン-ゲート間の空乏層幅が変化してチャネル長が変調を受ける効果であり、バイポーラトランジスタの アーリー効果に類似な効果です。バイポーラトランジスタにおける順方向アーリー電圧 VAF に相当する V_{DS} 軸のインターセプト 電圧は $V_A = 1/LAMBDA$ から求めることができます。



図 1.2.58 2N5460 p チャネル JFET の *I*_D vs. *V*_{DS} 特性と *I*_D vs. *V*_{GS}特性

SPICE2 接合型電界効果トランジスタ (JFET) 大信号モデル

過渡解析に使用される SPICE2 JFET 大信号モデルの等価回路と枝構成式を図 1.2.59 と式 1.2.71, 式 1.2.7 に示します。



図 1.2.59 SPICE2 JFET 大信号モデル

大信号モデルはスタテックモデルに対して下記のゲート・ドレイン間 pn と接合容量 *C_{GD}* と、ゲート・ソース間 pn 接合容量*C_{GS}* が追加されています。

$$C_{GS} = \begin{cases} CGS \left(1 - \frac{V_{GS}}{P_B}\right)^{-M} & (V_{GS} < FC \times PB) \\ \frac{CGS}{(1 - FC)^{1+M}} \left(1 - FC(1 + M) + \frac{M \cdot V_{GS}}{P_B}\right) & (V_{GS} \ge FC \times PB) \end{cases} \dots \quad \vec{x} \ 1.2.71$$

 $C_{GD} = \begin{cases} CGD \left(1 - \frac{V_{GD}}{P_B}\right) & (V_{GD} < FC \times PB) \\ \frac{CGD}{(1 - FC)^{1+M}} \left(1 - FC(1+M) + \frac{M \cdot V_{GD}}{P_B}\right) & (V_{GD} \ge FC \times PB) \end{cases} \dots \quad \vec{\mathbb{R}} \ 1.2.72$

ここで、*CGS,CGD,PB,FC* は表 1.2.3 に示すゲート-ソース間ゼロバイアス pn 接合容量、ゲート-ドレイン間ゼロバイアス pn 接合容量、ゲート pn 接合電位、順方向バイアス時の空乏層容量係数です。*M* は接合傾斜係数です。SPICE2 では、*M* = 0.5 に 固定されています。

SPICE2 接合型電界効果トランジスタ (JFET) 小信号モデル

AC 解析に使用される SPICE2 JFET 小大信号モデルの等価回路と枝構成式を図 1.2.60 と式 1.2.73, 式 1.2.74 に示します。



図 1.2.60 SPICE2 JFET 小信号モデル

小信号モデルでは、非線形素子を線形化するために電流 I_{DS} が電圧 V_{GS} , V_{DS} で微分され、小信号伝達コンダクタンス g_m と小信 号出力コンダクタンス g_{ds} に変換されます。

$$g_{m} = \frac{dI_{DS}}{dV_{GS}}|_{op} = \begin{cases} 0 & (V_{GS} - VTO \le 0) \\ 2 \cdot BETA(1 + LAMBDA \cdot V_{DS})(V_{GS} - VTO) & (0 < V_{GS} - VTO \le V_{DS}) & \cdots & \vec{x} \ 1.2.73 \\ 2 \cdot BETA(1 + LAMBDA \cdot V_{DS})V_{DS} & (0 < V_{DS} < V_{GS} - VTO) \\ 2 \cdot BETA(1 + LAMBDA \cdot V_{DS})V_{DS} & (0 < V_{DS} < V_{GS} - VTO) \\ 2 \cdot BETA(1 + LAMBDA \cdot V_{DS})(V_{GS} - VTO - V_{DS}) \\ + LAMBDA \cdot BETA(V_{DS} - VTO) - V_{DS}] & (0 < V_{DS} < V_{GS} - VTO) \\ \end{cases} \qquad \cdots \quad \vec{x} \ 1.2.74$$

ここで、LAMBDA, BETA, VTO は、表 1.2.3 に示すチャネル長変調係数、トランスコンダクタンス係数、スレッショルド電圧 です。

TINA-TIの接合型電界効果トランジスタ (JFET)書式

TINA-TIの接合型電界効果トランジスタ (JFET) シンボルを図 1.2.61 と図 1.2.62 に示します。回路図エディタでは図 1.2.63 のダイアログボックスで入力します。



書式

 $J < name > _ < nd > _ < ng > _ < ns > _ < model_name > _ [area] _ [OFF] _ [IC = V_{DS0}, V_{GS0}]$

```
ここで、< >内は必須の項目、[ ]内はオプションの項目、__はスペースを示します。
```

nd はドレイン、ng はゲート、ns はソースのノードです。ドレイン電流 I_D は実際の電流方向にかかわらず矢印の方向を正とします。model_name はモデル書式用のモデルネームです。area はデバイス・エリアのスケールファクタでありデフォルトは 1 です。OFF は DC バイアスの初期設定期間中に JFET をカットオフ領域に初期化します。OFF が省略されると V_{GS} = VTO, V_{DS} = 0.0 に初期化されます。IC はUIC オプションが指定された過渡解析において時間 t = 0 の初期電圧 V_{DS0} , V_{GS0} を指定します。

モデル書式

.MODEL < model_name > D [model_parameters]

モデルネーム

モデルネームは、図 1.2.63、図 1.2.64 に示すようにタイプ項目のリストボックスから選択することができます。モデルパラ メータ、電流方程式、静電容量方程式、温度依存方程式は、TINA-TIの回路図エディタから部品ヘルプを参照して下さい。

ステートメント例

JIN 520 JPS

J1 6 3 4 2N5460 3 OFF IC=5 3

iベル (ラメータ	12	
47	2115460	
2.庚	相対	
()()()()()()()()()()()()()()()()()()()	0	
リア・ファクタ	1	Ō
ドバ-(ス初期OFF(DO)	UNE	1
D)朝D-S奄庄(TR)	不億用	
JI朝G-S電圧(TR)	不使用	Ē
flue	tel.	

Tina 🔫	「なし C一般		
モデル	モデル パラメータ		
Schichman-Hodges -	使い方: General	1	-
217	Threshold voltage [V]	-1749	
010000	Beta [A/V1]	1.1071m	
2N3332	Lambda [1/V]	19.985m	
2N3820	Drain resistance [Ohm]	1	
2N4381	Source resistance [Ohm]	1	
2N5018	Gate-drain cap. [F]	2.3367p	
2N5020	Gate-source cap. [F]	2.912p	
2N5021	Gate pn grading coef.[-]	482.2m	-
2N5114	Gate pn potential [V]	1	-
2ND115 2N5116	Gate p-n sat. current [A]	22231f	
2145460	Energy cap [eV]	1.11	-
16/25	ок Х ‡+У±1 ?	1167	

参考文献

- W. F Gale and T. C. Totemeier, "Smithells Metals Reference Book, Eighth Edition", Butterworth-Heinemann © 2004, ISBN:9780750675093
- [2] Sami Franssila, "Introduction to Microfabrication", John Wiley & Sons @ 2004, ISBN:9780470851050
- [3] Muammer Koç and Tuðrul Öze," Micro-Manufacturing: Design and Manufacturing of Micro-Products" John Wiley & Sons @ 2001, ISBN:9780470556443
- [4] William Shockley, "Electrons And Holes In Semiconductors", 1950
- [5] U.S. Department of the Army, "Basic Theory and Application of Transistors", 1959
- [6] Ebers, J.J., Moll, J.L., "Large-Signal Behavior of Junction Transistors"
- Proceedings of the IRE Volume: 42 , Issue: 12, 1954
- [7] H. K. Gummel and H. C. Poon, "An integral charge control model of bipolar transistors", Bell Syst. Tech. J., vol. 49, pp. 827–852, May–June 1970
- [8] L. Nagel and R. Rohrer, "Computer Analysis of Nonlinear Circuits, Excluding Radiation (CANCER)," IEEE J Solid-State Circuits, Vol SC-6, No 4, August 1971, pp. 166-182
- [9] L. W. Nagel and D. O. Pederson, "Simulation Program with Integrated Circuit Emphasis (SPICE)," presented at 16th Midwest Symp. on Circuit Theory, Ontario, Canada, April 12, 1973 and available as Memorandum No ERL-M382, Electronics Research Laboratory, College of Engineering, University of California, Berkeley, CA,
- [10] L. W. Nagel, "SPICE2: A Computer Program to Simulate Semiconductor Circuits,"
 PhD dissertation, Univ. of California, Berkeley, CA, May 9 1975 and available as Memorandum No ERL-M520,
 Electronics Research Laboratory, College of Engineering, University of California, Berkeley, CA,
- [11] E. Cohen, "Program Reference for SPICE2,"
 University of California, Berkeley, ERL Memo UCB/ERL M75/520, May 1975,
- [12] T. L. Quarles, "SPICE3 Version 3C1 User's Guide." University of California, Berkeley, ERL Memo No. UCB/ERL M89/47, April 1989.
- [13] Andrei Vladimirescu, "THE SPICE BOOK" John Wiley & Sons, Inc., 1994, ISBN 0-471-60926-9
- [14] Paolo Antognetti, Giuseppe Massabrio, "Semiconductor Device Modeling with SPICE. SECOND EDITION" McGraw-Hill Professional, 1998/12/1, ISBN-10: 0071349553
- [15] S.M. SZE, "SEMICONDUCTOR DEVICES Physics and Technology" AT&T Bell Laboratories, 1985, JOHN WILEY & SONS,
- [16] Richard S. Muller, Theodore I. Kamins and Mansun Chan, "Device Electronics for Integrated Circuits, Third Edition" John Wiley & Sons, 2003, ISBN: 9780471593980
- [17] Paul R. Gray, Paul J. Hurst, et al., "Analysis and Design of Analog Integrated Circuits" John Wiley & Sons © 2001, ISBN: 9780471321682
- [18] TINA-TI: SPICE-Based Analog Simulation Program V9, Component Help, 2013, Texas Instruments Inc.
- [19] "LF355 Data Sheet", SNOSBH0C, MARCH 2013, Texas Instruments Inc.
- [20] "TL084 Data Sheet", SLOS081H, JANUARY 2014, Texas Instruments Inc.

ご注意

Texas Instruments Incorporated 及びその関連会社(以下総称してTIといいま す)は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改 良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサー ビスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての半導体製品は、ご注文の受諾の際に提示されるTIの標準販 売契約約款に従って販売されます。

TIは、その製品が、半導体製品に関するTIの標準販売契約約款に記載された 保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。 検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみな す範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の 検査は、適用される法令によってそれ等の実行が義務づけられている場合を除 き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援又はお客様の製品の設計について責 任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプ リケーションについての責任はお客様にあります。TI 製部品を使用したお客様の 製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上 及び操作上の安全対策は、お客様にてお取り下さい。

TIは、TIの製品又はサービスが使用されている組み合せ、機械装置、又は方法 に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財 産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも 保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を 提供することは、TIが当該製品又はサービスを使用することについてライセンスを 与えるとか、保証又は是認するということを意味しません。そのような情報を使用 するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを 得なければならない、又はTIの特許その他の知的財産権に基づきTIからライセ ンスを得て頂かなければならない場合もあります。

TIのデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、 その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、 条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三 者の情報については、追加的な制約に服する可能性があります。 TIの製品又はサービスについてTIが提示したパラメーターと異なる、又は、それ を超えてなされた説明で当該TI製品又はサービスを再販売することは、関連する TI製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無 効にし、且つ不公正で誤認を生じさせる行為です。TIは、そのような説明について は何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様 は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法 的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する 責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がも たらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視 し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講 じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様 は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じ る損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される 場合があります。そのような製品については、TIが目的とするところは、適用される 機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が 設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDAクラスIII(又は同様に安全でないことが致命的となるような医療機器)へのTI 製品の使用は、TIとお客様双方の権限ある役員の間で、そのような使用を行う際に ついて規定した特殊な契約書を締結した場合を除き、一切認められていません。

TIが軍需対応グレード品又は「強化プラスティック」製品として特に指定した製品 のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空 宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。 お客様は、TIがそのように指定していない製品を軍事用又は航空宇宙用に使う 場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必 要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責 任により満足させることを認め、且つ同意します。

TIには、主に自動車用に使われることを目的として、ISO/TS 16949の要求事項 を満たしていると特別に指定した製品があります。当該指定を受けていない製品 については、自動車用に使われるようには設計されてもいませんし、使用されるこ とを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項 を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2014, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- ●素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品 で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マ ットにアースをとったもの等)、アースをした作業者が行うこと。ま た、コンテナ等も、導電性のものを使うこと。
- ●マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、 静電気の帯電を防止する措置を施すこと。
- ●前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2.温·湿度環境

● 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを 行うこと。(但し、結露しないこと。) ● 直射日光があたる状態で保管・輸送しないこと。

- 3.防湿梱包
 - ●防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4.機械的衝撃

- 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を与え ないこと。
- 5.熱衝撃
 - はんだ付け時は、最低限 260℃以上の高温状態に、10秒以上さらさな いこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

- ●はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染 物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
- ●はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が 一定以下に保証された無洗浄タイプのフラックスは除く。)