

MOSFET内蔵、電源パス・セレクト搭載、JEITA準拠、スタンドアロン・スイッチ・モードLiイオン/Liポリマー・バッテリー・チャージャ

特長

- JEITA互換のバッテリー温度検出
- 4A N-MOSFETを内蔵した1.6MHz同期スイッチ・モード・チャージャ
- 最大効率：94%
- 入力定格：30V、調整可能な過電圧保護付き
 - － 入力動作範囲：4.5V～17V
- バッテリー充電電圧
 - － 4.2V/セル(1、2、または3セル)
- 高集積
 - － アダプタ/バッテリー間で電源パスを自動選択
 - － 動的電源管理
 - － 20VスイッチングMOSFETを内蔵
 - － ブートストラップ・ダイオードを内蔵
 - － 内部ループ補償
 - － 内部デジタル・ソフト・スタート
- 安全保護
 - － 熱レギュレーション・ループで充電電流を低減し $T_j = 120^\circ\text{C}$ に制限
 - － 過熱シャットダウン
 - － バッテリー・サーミスタ検出により高温/低温時に充電を一時停止、およびバッテリー検出
 - － スレッシュホールドをプログラミング可能な入力過電圧保護
 - － サイクル毎の電流制限
- 精度
 - － 充電電圧レギュレーション：±0.5%
 - － 充電電流レギュレーション：±4%
 - － 入力電流レギュレーション：±4%
- アダプタ取り外し時のバッテリー電流：15μA未満
- アダプタ接続、充電ディスエーブル時の入力電流：1.5mA未満
- 小型QFNパッケージ
 - － 3.5mm × 5.5mmの24ピンQFN

アプリケーション

- タブレットPC
- ネットブックおよびウルトラモバイル・コンピュータ
- ポータブル・データ・キャプチャ・ターミナル
- ポータブル・プリンタ
- 医療用診断装置
- バッテリー・ベイ・チャージャ
- バッテリー・バックアップ・システム

概要

bq24171は、LiイオンまたはLiポリマー・バッテリー用にさまざまな機能を集積したスタンドアロンのスイッチ・モード・バッテリー・チャージャであり、2個のNチャンネル・パワーMOSFETを内蔵しています。定周波数の同期PWMコントローラを搭載し、入力電流、充電電流、および電圧の高精度レギュレーションが可能です。バッテリー・バックの温度を厳密に監視し、JEITAプロファイルに準拠した範囲内でのみ充電を許可します。低温では低い充電レート、高温では低い充電電圧で充電を行います。バッテリー検出、充電準備、充電終了、充電ステータス監視などの機能も備えています。熱レギュレーション・ループによって、動作中の接合部温度が120°Cに保持されるよう充電電流を低減します。

bq24171は、準備、定電流、定電圧の3つのフェーズによりバッテリーを充電します。最大3個の直列Li+セルに対して調整が可能です。

電流が急速充電レートの10%に達すると、充電が終了します。安全対策として、プログラマブルな充電タイマも搭載されています。バッテリー電圧が内部のスレッシュホールドを下回ると、bq24171は自動的に充電サイクルを再開します。入力電圧がバッテリー電圧を下回ると、低静止電流のスリープ・モードに入ります。

bq24171は動的電源管理 (DPM) 機能を備え、入力電力制限に近づくと充電電流を低下させることで、アダプタの過負荷を防

ぎます。高精度な電流センス・アンプにより、アダプタからの入力電流を高い精度で測定し、システム全体の電力を監視できます。

bq24171は、入力NMOSペアACFET(Q1)およびRBFET(Q2)上に電源バス選択ゲート・ドライバACDRV/CMSRCを備え、バッテリーPMOSデバイス(Q3)上にBATDRVを備えています。適切なアダプタが存在する場合、システムは直接アダプタに接続されます。それ以外の場合、システムはバッテリーに接続されます。また、この電源バスにより、バッテリーから入力側への電流供給を防止します。

bq24171は、バッテリーを最大17VのDCソースから充電します(自動車用バッテリーも含む)。入力過電圧制限は、OVPSETピンを使用して調整できます。AVCC、ACP、およびACNピンは、30V定格です。高電圧のDCソースが挿入されたときには、高電圧によるシステムの損傷を防ぐため、Q1/Q2がオフに保持されます。


1セル・アプリケーションで、バッテリーが取り外し可能でない場合には、電源バスの設計を簡略化してコストを低減するために、システムを直接バッテリーに接続できます。この構成では、アダプタが過負荷になっている場合に、バッテリーによって自動的にシステム負荷を補助できます。

bq24171は、3.5mm×5.5mmの24ピン薄型QFNパッケージで供給されます。



静電気放電対策

これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時に、MOSゲートに対する静電破壊を防止するために、リード線どうしを短絡しておくか、デバイスを導電性のフォームに入れる必要があります。



ピン機能

ピン		タイプ	説明
番号	名前		
1,24	SW	P	スイッチング・ノード。充電電流出力カインダクタを接続します。SWとBTSTの間に0.047μFのブートストラップ・コンデンサを接続します。
2,3	PVCC	P	チャージャ入力電圧。PVCCとPGNDとの間に、ICにできる限り近づけて10μF以上のセラミック・コンデンサを接続します。
4	AVCC	P	IC電力の正電源。AVCCとAGNDとの間に、ICにできる限り近づけて1μFのセラミック・コンデンサを接続します。ノイズをフィルタリングするため、入力側とAVCCピンとの間に10Ωの抵抗を接続します。5V入力の場合は、5Ωの抵抗を推奨します。
5	ACN	I	アダプタ電流センス抵抗、負入力。差動モードのフィルタリング用に、ACNとACPの間に0.1μFのセラミック・コンデンサを接続します。同相モードのフィルタリング用には、オプションでACNピンとAGNDの間に0.1μFのセラミック・コンデンサを接続します。
6	ACP	P/I	アダプタ電流センス抵抗、正入力。差動モードのフィルタリング用に、ACNとACPの間に0.1μFのセラミック・コンデンサを接続します。同相モードのフィルタリング用には、ACPピンとAGNDの間に0.1μFのセラミック・コンデンサを接続します。
7	CMSRC	O	NチャネルACFETと逆導通阻止MOSFET(RBFET)のコモン・ソースに接続します。ターンオン速度の制御用に、ACFETとRBFETのコモン・ソースとCMSRCピンとの間には、4kΩの抵抗を配置します。ACDRV-CMSRC間の抵抗は500kΩ以上とする必要があります。

ピン		タイプ	説明
番号	名前		
8	ACDRV	O	ACアダプタからシステム・スイッチ・ドライバへの出力。4kΩの抵抗を通してACFET Nチャネル・パワーMOSFETのゲート、および逆導通阻止Nチャネル・パワーMOSFETに接続します。両方のFETをコモン・ソースとして接続します。内部ゲート駆動は非対称であり、BATDRVに対するBreak-Before-Make内部ロジックに加えて、すばやいたーンオフと緩やかなターンオンを実現しています。
9	STAT	O	オープン・ドレインの充電ステータス・ピン。電源レールとの間に10kΩのプルアップ抵抗を備えています。STATピンは、LEDの駆動またはホスト・プロセッサとの通信に使用できます。このピンは、チャージャの各種動作を示します。充電の実行中はLowになります。充電完了時、またはSLEEPモード中はHighになります。充電の中断、入力過電圧、タイマ障害、バッテリー未検出などの障害発生時は、0.5Hzの周波数でHigh/Lowが切り替わります(点滅)。
10	TS	I	温度条件電圧入力。負温度係数のサーミスタを接続します。VREF-TS-AGND間の分圧抵抗を使用して、高温および低温の温度ウィンドウをプログラミングします。103ATサーミスタを推奨します。
11	TTC	I	安全タイマおよび終了制御。このノードとAGNDとの間にコンデンサを接続して、急速充電安全タイマ(5.6min/nF)を設定します。プリチャージ・タイマは、内部で30分に固定されています。充電終了機能および安全タイマをディセーブルにするには、TTCをLowにします。安全タイマをディセーブルにして充電終了をイネーブルにするには、TTCをHighにします。
12	VREF	P	3.3Vリファレンス電圧出力。VREFとAGNDとの間に、ICに近づけて1μFのセラミック・コンデンサを接続します。この電圧は、ISET、ACSET、およびTSピンのプログラミングに使用できます。
13	ISET	I	急速充電電流設定点。VREF-ISET-AGND間の分圧回路を使用して、急速充電電流を設定します。 $I_{CHG} = \frac{V_{ISET}}{20 \times R_{SR}}$ プリチャージおよび終了電流は、内部で充電電流の1/10に設定されています。ISETピンの電圧が40mVを下回るとチャージャはディセーブルになり、ISETピンの電圧が120mVを超えるとイネーブルになります。
14	FB	I	充電電圧アナログ帰還調整。バッテリー端子からFB、AGNDへと電力供給される分圧抵抗の出力を接続します。定電圧モードでは、出力電圧がFBピン上で2.1Vにレギュレーションされます。
15	SRN	I	充電電流センス抵抗、負入力。差動モードのフィルタリング用に、SRNとSRPの間に0.1μFのセラミック・コンデンサを接続します。同相モードのフィルタリング用には、SRNピンとAGNDの間に0.1μFのセラミック・コンデンサを接続します。
16	SRP	I/P	充電電流センス抵抗、正入力。差動モードのフィルタリング用に、SRNとSRPの間に0.1μFのセラミック・コンデンサを接続します。同相モードのフィルタリング用には、SRPピンとAGNDの間に0.1μFのセラミック・コンデンサを接続します。
17	ACSET	I	入力電流設定点。VREF-ACSET-AGND間の分圧回路を使用して、この値を設定します。 $I_{DPM} = \frac{V_{ACSET}}{20 \times R_{AC}}$
18	OVPSET	I	有効入力電圧設定点。入力-OVPSET-AGND間の分圧回路を使用して、この電圧を設定します。電圧が内部の1.6Vリファレンスよりも高い場合は入力過電圧を示し、電圧が内部の0.5Vリファレンスよりも低い場合は入力低電圧を示します。いずれの場合も、充電は終了し、入力NMOSペアACFET/RBFETがオフになります。STATピンによって駆動されるLEDは点滅を続け、障害状態を通知します。
19	BATDRV	O	バッテリー放電MOSFETゲート・ドライバ出力。1kΩの抵抗を通してPチャネル・パワーMOSFET (BATFET)のゲートに接続します。BATFETのソースは、システムの負荷電圧ノードに接続します。BATFETのドレインは、バッテリー・バックの正端子に接続します。内部ゲート駆動は非対称であり、ACDRVに対するBreak-Before-Make内部ロジックに加えて、すばやいたーンオフと緩やかなターンオンを実現しています。
20	REGN	P	PWMローサイド・ドライバの正6V電源出力。REGNとPGNDとの間に、ICに近づけて1μFのセラミック・コンデンサを接続します。REGN-BTST間の内蔵ダイオードによって、ハイサイド・ドライバのブーストストラップ電圧を生成します。
21	BTST	P	PWMハイサイド・ドライバの正電源。SWとBTSTの間に0.047μFのブーストストラップ・コンデンサを接続します。
22,23	PGND	P	パワー・グラウンド。高電流パワー・コンバータ・ノードのグラウンド接続です。PCBレイアウトでは、チャージャの入力/出力コンデンサのグラウンド接続に直接接続します。必ず、IC直下のサーマル・パッドを通してAGNDに接続してください。
サーマル・パッド	AGND	P	ICの底面にある露出したパッド。サーマル・パッドは常に基板に半田付けし、また、高電流パワー・コンバータ用には、サーマル・パッド・プレーン上にビアを設けて、AGNDおよびグラウンド・プレーンにスター接続します。このパッドは、ICからの熱を放熱します。

標準アプリケーション




図 1. 標準アプリケーション回路図 (12V入力、2セル・バッテリー8.4V、充電電流2A、プリチャージ/終了電流0.2A、DPM電流3A、入力OVP = 18V)




図 2. 標準アプリケーション回路図、取り外し不可能な1セル・バッテリー(USB、入力OVP = 8V、選択可能な充電電流制限900mAまたは500mA、システムをセンス抵抗の後に接続)

製品情報⁽¹⁾

部品番号	部品捺印	パッケージ	型番	数量
bq24171	bq24171	3.5mm × 5.5mmの24ピンQFN	bq24171RGYR	3000
			bq24171RGYT	250

(1) 最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録：パッケージ・オプション」を参照するか、またはTIのWebサイト(www.ti.comまたはwww.tij.co.jp)をご覧ください。

絶対最大定格

動作温度範囲内(特に記述のない限り)⁽¹⁾⁽²⁾

		VALUE	単位
Voltage range (with respect to AGND)	AVCC, ACP, ACN, ACDRV, CMSRC, STAT	-0.3 ~ 30	V
	PVCC	-0.3 ~ 20	
	BATDRV, SRP, SRN	-0.3 ~ 20	
	SW	-2 ~ 20	
	FB	-0.3 ~ 16	
	OVPSET, REGN, TS, TTC	-0.3 ~ 7	
	VREF, ISET, ACSET	-0.3 ~ 3.6	
	PGND	-0.3 ~ 0.3	
Maximum difference voltage	SRP-SRN, ACP-ACN	-0.5 ~ 0.5	V
Junction temperature range, T _J		-40 ~ 155	°C
Storage temperature range, T _{stg}		-55 ~ 155	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみに
ついて示しており、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。
絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) 特に指定のない限り、すべての電圧値はGNDを基準にしています。電流は、指定されたピンに流れ込む方向が正、ピンから流れ出る方向が負です。
熱に関するパッケージの制限および考慮事項については、データブックの「パッケージ」セクションを参照してください。

熱特性について

THERMAL METRIC ⁽¹⁾		bq24171	単位
		RGY	
		24 PINS	
θ_{JA}	Junction-to-ambient thermal resistance ⁽²⁾	35.7	°C/W
ψ_{JT}	Junction-to-top characterization parameter ⁽³⁾	0.4	
ψ_{JB}	Junction-to-board characterization parameter ⁽⁴⁾	31.2	

- (1) 従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート「IC Package Thermal Metrics」
(SPRA953)を参照してください。
- (2) 自然状態での接合部-周囲間熱抵抗は、JESD51-2aに記載の環境で、JESD51-7に規定されたJEDEC標準High-K基板上のシミュレーションに
よって求められます。
- (3) 接合部-上面間の特性化パラメータ ψ_{JT} は、実システムでのデバイスの接合部温度を見積もるために使用され、JESD51-2a(セクション6および7)に
規定される手順を用いて θ_{JA} を求めるシミュレーション・データから抽出されます。
- (4) 接合部-基板間の特性化パラメータ ψ_{JB} は、実システムでのデバイスの接合部温度を見積もるために使用され、JESD51-2a(セクション6および7)に
規定される手順を用いて θ_{JA} を求めるシミュレーション・データから抽出されます。

推奨動作条件

		MIN	MAX	単位
Input voltage	V _{IN}	4.5	17	V
Output voltage	V _{OUT}		13.5	V
Output current (R _{SR} 10mΩ)	I _{OUT}	0.6	4	A
Maximum difference voltage	ACP - ACN	-200	200	mV
	SRP-SRN	-200	200	mV
Operation free-air temperature range, T _A		-40	85	°C

電気的特性

4.5V ≤ V(PVCC, AVCC) ≤ 17V、−40°C < T_J < 125°C、標準値はT_A = 25°Cの値、AGND基準です(特に記述のない限り)。

パラメータ		テスト条件	MIN	TYP	MAX	単位
OPERATING CONDITIONS						
V _{AVCC_OP}	AVCC input voltage operating range during charging		4.5		17	V
QUIESCENT CURRENTS						
I _{BAT}	Battery discharge current (sum of currents into AVCC, PVCC, ACP, ACN)	V _{AVCC} > V _{UVLO} , V _{SRN} > V _{AVCC} (SLEEP), T _J = 0°C to 85°C			15	μA
		BTST, SW, SRP, SRN, V _{AVCC} > V _{UVLO} , V _{AVCC} > V _{SRN} , ISET < 40mV, V _{BAT} =12.6V, Charge disabled			25	
		BTST, SW, SRP, SRN, V _{AVCC} > V _{UVLO} , V _{AVCC} > V _{SRN} , ISET > 120mV, V _{BAT} =12.6V, Charge done			25	
I _{AC}	Adapter supply current (sum of current into AVCC, ACP, ACN)	V _{AVCC} > V _{UVLO} , V _{AVCC} > V _{SRN} , ISET < 40mV, V _{BAT} =12.6V, Charge disabled		1.2	1.5	mA
		V _{AVCC} > V _{UVLO} , V _{AVCC} > V _{SRN} , ISET > 120mV, Charge enabled, no switching		2.5	5	
		V _{AVCC} > V _{UVLO} , V _{AVCC} > V _{SRN} , ISET > 120mV, Charge enabled, switching		15 ⁽¹⁾		
CHARGE VOLTAGE REGULATION						
V _{FB_REG}	Feedback Regulation Voltage	V _{T3} < V _{TS} < V _{T1}		2.1		V
		V _{T4} < V _{TS} < V _{T3}		2.05		
		V _{T5} < V _{TS} < V _{T4}		2.025		
	Charge Voltage Regulation Accuracy	T _J = 0 to 85°C	−0.5%		−0.5%	
		T _J = −40 to 125°C	−0.7%		−0.7%	
I _{VFB}	Leakage Current into FB pin	V _{FB} = 2.1V, 2.05V, 2.025V			100	nA
CURRENT REGULATION – FAST CHARGE						
V _{ISET}	ISET Voltage Range	R _{SENSE} = 10mΩ	0.12		0.8	V
K _{ISET}	Charge Current Set Factor (Amps of Charge Current per Volt on ISET pin)	R _{SENSE} = 10mΩ		5		A/V
	Charge Current Regulation Accuracy (with Schottky diode on SW)	V _{SRP-SRN} = 40 mV	−4%		4%	
		V _{SRP-SRN} = 20 mV	−7%		7%	
		V _{SRP-SRN} = 5 mV	−25%		25%	
V _{ISET_CD}	Charge Disable Threshold	ISET falling	40	50		mV
V _{ISET_CE}	Charge Enable Threshold	ISET rising		100	120	mV
I _{ISET}	Leakage Current into ISET	V _{ISET} = 2V			100	nA
INPUT CURRENT REGULATION						
K _{DPM}	Input DPM Current Set Factor (Amps of Input Current per Volt on ACSET)	R _{SENSE} = 10mΩ		5		A/V
	Input DPM Current Regulation Accuracy (with Schottky diode on SW)	V _{ACP-ACN} = 80 mV	−4%		4%	
		V _{ACP-ACN} = 40 mV	−9%		9%	
		V _{ACP-ACN} = 20 mV	−15%		15%	
		V _{ACP-ACN} = 5 mV	−20%		20%	
		V _{ACP-ACN} = 2.5 mV	−40%		40%	
I _{ACSET}	Leakage Current into ACSET pin	V _{ACSET} = 2V			100	nA
CURRENT REGULATION – PRE-CHARGE						
K _{PRECHG}	Precharge current set factor	Percentage of fast charge current		10% ⁽²⁾		
	Precharge current regulation accuracy	V _{SRP-SRN} = 4 mV	−25%		25%	
		V _{SRP-SRN} = 2 mV	−40%		40%	

(1) 設計で規定されています。

(2) 10mΩセンス抵抗の最小電流は120mAです。

電気的特性

4.5V ≤ V(PVCC, AVCC) ≤ 17V、−40°C < T_J < 125°C、標準値はT_A = 25°Cの値、AGND基準です(特に記述のない限り)。

パラメータ		テスト条件	MIN	TYP	MAX	単位
CHARGE TERMINATION						
K _{TERM}	Termination current set factor	Percentage of fast charge current	10% ⁽³⁾			
	Termination current regulation accuracy	V _{SRP-SRN} = 4 mV	−25%		25%	
		V _{SRP-SRN} = 2 mV	−40%		40%	
t _{TERM_DEG}	Deglitch time for termination (both edges)			100		ms
t _{QUAL}	Termination qualification time	V _{SRN} > V _{RECH} and I _{CHG} < I _{TERM}		250		ms
I _{QUAL}	Termination qualification current	Discharge current once termination is detected		2		mA
INPUT UNDER-VOLTAGE LOCK-OUT COMPARATOR (UVLO)						
V _{UVLO}	AC under-voltage rising threshold	Measure on AVCC	3.4	3.6	3.8	V
V _{UVLO_HYS}	AC under-voltage hysteresis, falling	Measure on AVCC		300		mV
SLEEP COMPARATOR (REVERSE DISCHARGING PROTECTION)						
V _{SLEEP}	SLEEP mode threshold	V _{AVCC} − V _{SRN} falling	50	90	150	mV
V _{SLEEP_HYS}	SLEEP mode hysteresis	V _{AVCC} − V _{SRN} rising		200		mV
t _{SLEEP_FALL_CD}	SLEEP deglitch to disable charge	V _{AVCC} − V _{SRN} falling		1		ms
t _{SLEEP_FALL_FETOFF}	SLEEP deglitch to turn off input FETs	V _{AVCC} − V _{SRN} falling		5		ms
t _{SLEEP_FALL}	Deglitch to enter SLEEP mode, disable VREF and enter low quiescent mode	V _{AVCC} − V _{SRN} falling		100		ms
t _{SLEEP_PWRUP}	Deglitch to exit SLEEP mode, and enable VREF	V _{AVCC} − V _{SRN} rising		30		ms
ACN-SRN COMPARATOR						
V _{ACN-SRN}	Threshold to turn on BATFET	V _{ACN-SRN} falling	150	220	300	mV
V _{ACN-SRN_HYS}	Hysteresis to turn off BATFET	V _{ACN-SRN} rising		100		mV
t _{BATFETOFF_DEG}	Deglitch to turn on BATFET	V _{ACN-SRN} falling		2		ms
t _{BATFETON_DEG}	Deglitch to turn off BATFET	V _{ACN-SRN} rising		50		μs
BAT LOWV COMPARATOR						
V _{LOWV}	Precharge to fast charge transition	Measure on FB	1.43	1.45	1.47	V
V _{LOWV_HYS}	Fast charge to precharge hysteresis	Measure on FB		100		mV
t _{pre2fas}	V _{LOWV} rising deglitch	Delay to start fast charge current		25		ms
t _{fast2pre}	V _{LOWV} falling deglitch	Delay to start precharge current		25		ms
RECHARGE COMPARATOR						
V _{RECHG}	Recharge Threshold, below regulation voltage limit, V _{FB_REG} − V _{FB}	Measure on FB	35	50	65	mV
t _{RECH_RISE_DEG}	V _{RECHG} rising deglitch	V _{FB} decreasing below V _{RECHG}		10		ms
t _{RECH_FALL_DEG}	V _{RECHG} falling deglitch	V _{FB} increasing above V _{RECHG}		10		ms
BAT OVER-VOLTAGE COMPARATOR						
V _{OV_RISE}	Over-voltage rising threshold	As percentage of V _{FB_REG}		104%		
V _{OV_FALL}	Over-voltage falling threshold	As percentage of V _{FB_REG}		102%		

(3) 10mΩセンス抵抗の最小電流は120mAです。

電気的特性

4.5V ≤ V(PVCC, AVCC) ≤ 17V、−40°C < T_J < 125°C、標準値はT_A = 25°Cの値、AGND基準です(特に記述のない限り)。

パラメータ		テスト条件	MIN	TYP	MAX	単位
INPUT OVER-VOLTAGE COMPARATOR (ACOV)						
V _{ACOV}	AC Over-Voltage Rising Threshold to turn off ACFET	OVPSET rising	1.57	1.6	1.63	V
V _{ACOV_HYS}	AC over-voltage falling hysteresis	OVPSET falling		50		mV
t _{ACOV_RISE_DEG}	AC Over-Voltage Rising Deglitch to turn off ACFET and Disable Charge	OVPSET rising		1		μs
t _{ACOV_FALL_DEG}	AC Over-Voltage Falling Deglitch to Turn on ACFET	OVPSET falling		30		ms
INPUT UNDER-VOLTAGE COMPARATOR (ACUV)						
V _{ACUV}	AC Under-Voltage Falling Threshold to turn off ACFET	OVPSET falling	0.487	0.497	0.507	V
V _{ACUV_HYS}	AC Under-Voltage Rising Hysteresis	OVPSET rising		100		mV
t _{ACOV_FALL_DEG}	AC Under-Voltage Falling Deglitch to turn off ACFET and Disable Charge	OVPSET falling		1		μs
t _{ACOV_RISE_DEG}	AC Under-Voltage Rising Deglitch to turn on ACFET	OVPSET rising		30		ms
THERMAL REGULATION						
T _{J_REG}	Junction Temperature Regulation Accuracy	ISET > 120mV, Charging		120		°C
THERMAL SHUTDOWN COMPARATOR						
T _{SHUT}	Thermal shutdown rising temperature	Temperature rising		150		°C
T _{SHUT_HYS}	Thermal shutdown hysteresis	Temperature falling		20		°C
t _{SHUT_RISE_DEG}	Thermal shutdown rising deglitch	Temperature rising		100		μs
t _{SHUT_FALL_DEG}	Thermal shutdown falling deglitch	Temperature falling		10		ms
THERMISTOR COMPARATOR						
V _{T1}	T1 (0 °C) threshold, Charge suspended below this temperature.	V _{TS} rising, As Percentage to V _{VREF}	70.2%	70.8%	71.4%	
V _{T1-HYS}	Charge back to I _{CHARGE} /2 and V _{FB} =2.1 V above this temperature.	Hysteresis, V _{TS} falling		0.6%		
V _{T2}	T2 (10 °C) threshold, Charge back to I _{CHARGE} /2 and V _{FB} =2.1 V below this temperature.	V _{TS} rising, As Percentage to V _{VREF}	68.0%	68.6%	69.2%	
V _{T2-HYS}	Charge back to I _{CHARGE} and V _{FB} =2.1 V above this temperature.	Hysteresis, V _{TS} falling		0.8%		
V _{T3}	T3 (45 °C) threshold, Charge back to I _{CHARGE} and V _{FB} =2.05 V above this temperature.	V _{TS} falling, As Percentage to V _{VREF}	55.5%	56.1%	56.7%	
V _{T3-HYS}	Charge back to I _{CHARGE} and V _{FB} =2.1 V below this temperature.	Hysteresis, V _{TS} rising		0.8%		
V _{T4}	T4 (50 °C) threshold, Charge back to I _{CHARGE} and V _{FB} =2.025 V above this temperature.	V _{TS} falling, As Percentage to V _{VREF}	53.2%	53.7%	54.2%	
V _{T4-HYS}	Charge back to I _{CHARGE} and V _{FB} =2.05 V below this temperature.	Hysteresis, V _{TS} rising		0.8%		
V _{T5}	T5 (60 °C) threshold, Charge suspended above this temperature.	V _{TS} falling, As Percentage to V _{VREF}	47.6%	48.1%	48.6%	
V _{T5-HYS}	Charge back to I _{CHARGE} and V _{FB} =2.025 V below this temperature.	Hysteresis, V _{TS} rising		1.2%		
	Deglitch time for Temperature Out of Valid Charge Range Detection	V _{TS} < V _{T5} or V _{TS} > V _{T1}		400		ms
	Deglitch time for Temperature In Valid Range Detection	V _{TS} > V _{T5} + V _{T5-HYS} or V _{TS} < V _{T1} - V _{T1-HYS}		20		
	Deglitch time for Temperature Detection above/below T2, T3, T4 threshold			25		ms
	Charge Current when V _{TS} between V _{T1} and V _{T2} range			I _{CHARGE} /2		

電気的特性

4.5V ≤ V(PVCC, AVCC) ≤ 17V、-40°C < T_J < 125°C、標準値はT_A = 25°Cの値、AGND基準です(特に記述のない限り)。

パラメータ		テスト条件	MIN	TYP	MAX	単位
CHARGE OVER-CURRENT COMPARATOR (CYCLE-BY-CYCLE)						
V _{OC_P_CHRG}	Charge Over-Current Rising Threshold, V _{SRP} >2.2V	Current as percentage of fast charge current		160%		
V _{OC_P_MIN}	Charge Over-Current Limit Min, V _{SRP} <2.2V	Measure V _{SRP-SRN}		45		mV
V _{OC_P_MAX}	Charge Over-Current Limit Max, V _{SRP} >2.2V	Measure V _{SRP-SRN}		75		mV
HSFET OVER-CURRENT COMPARATOR (CYCLE-BY-CYCLE)						
I _{OC_P_HSFET}	Current limit on HSFET	Measure on HSFET	8	11.5		A
CHARGE UNDER-CURRENT COMPARATOR (CYCLE-BY-CYCLE)						
V _{UCP}	Charge under-current falling threshold	Measure on V _(SRP-SRN)	1	5	9	mV
BAT SHORT COMPARATOR						
V _{BATSH_T}	Battery short falling threshold	Measure on SRN		2		V
V _{BATSH_T_HYS}	Battery short rising hysteresis	Measure on SRN		200		mV
t _{BATSH_T_DEG}	Deglitch on both edges			1		μs
V _{BATSH_T}	Charge Current during BATSHORT	Percentage of fast charge current		10% ⁽⁴⁾		
VREF REGULATOR						
V _{VREF_REG}	VREF regulator voltage	V _{AVCC} > V _{UVLO} , No load	3.267	3.3	3.333	V
I _{VREF_LIM}	VREF current limit	V _{VREF} = 0 V, V _{AVCC} > V _{UVLO}	35		90	mA
REGN REGULATOR						
V _{REGN_REG}	REGN regulator voltage	V _{AVCC} > 10 V, ISET > 120 mV	5.7	6.0	6.3	V
I _{REGN_LIM}	REGN current limit	V _{REGN} = 0 V, V _{AVCC} > 10 v, ISET > 120 mV	40		120	mA
TTC INPUT						
t _{prechg}	Precharge Safety Timer	Precharge time before fault occurs	1620	1800	1980	Sec
t _{fastchg}	Fast Charge Timer Range	T _{chg} =C _{TTC} *K _{TTC}	1		10	hr
	Fast Charge Timer Accuracy		-10%		10%	
K _{TTC}	Timer Multiplier			5.6		min/nF
V _{TTC_LOW}	TTC Low Threshold	TTC falling			0.4	V
I _{TTC}	TTC Source/Sink Current		45	50	55	μA
V _{TTC_OSC_HI}	TTC oscillator high threshold			1.5		V
V _{TTC_OSC_LO}	TTC oscillator low threshold			1		V
BATTERY SWITCH (BATFET) DRIVER						
R _{DS_BAT_OFF}	BATFET Turn-off Resistance	V _{AVCC} > 5V			100	Ω
R _{DS_BAT_ON}	BATFET Turn-on Resistance	V _{AVCC} > 5V			20	kΩ
V _{BATDRV_REG}	BATFET Drive Voltage	V _{BATDRV_REG} = V _{ACN} - V _{BATDRV} when V _{AVCC} > 5V and BATFET is on	4.2		7	V
t _{BATFET_DEG}	BATFET Power-up Delay to turn off BATFET after adapter is detected			30		ms
AC SWITCH (ACFET) DRIVER						
I _{ACFET}	ACDRV Charge Pump Current Limit	V _{ACDRV} - V _{CMSRC} = 5V		60		μA
V _{ACDRV_REG}	Gate Drive Voltage on ACFET	V _{ACDRV} - V _{CMSRC} when V _{AVCC} > V _{UVLO}	4.2	6		V
R _{ACDRV_LOAD}	Maximum load between ACDRV and CMSRC		500			kΩ
AC/BAT SWITCH DRIVER TIMING						
t _{DRV_DEAD}	Driver Dead Time	Dead Time when switching between ACFET and BATFET		10		μs

(4) 10mΩセンス抵抗の最小電流は120mAです。

電気的特性

4.5V ≤ V(PVCC, AVCC) ≤ 17V、-40°C < T_J < 125°C、標準値はT_A = 25°Cの値、AGND基準です(特に記述のない限り)。

パラメータ		テスト条件	MIN	TYP	MAX	単位
BATTERY DETECTION						
t _{WAKE}	Wake timer	Max time charge is enabled		500		ms
I _{WAKE}	Wake current	R _{SENSE} = 10 mΩ	50	125	200	mA
t _{DISCHARGE}	Discharge timer	Max time discharge current is applied		1		sec
I _{DISCHARGE}	Discharge current			8		mA
I _{FAULT}	Fault current after a timeout fault			2		mA
V _{WAKE}	Wake threshold with respect to V _{REG} To detect battery absent during WAKE	Measure on FB		50		mV
V _{DISCH}	Discharge Threshold to detect battery absent during discharge	Measure on FB		1.45		V
INTERNAL PWM						
f _{sw}	PWM Switching Frequency		1360	1600	1840	kHz
t _{SW_DEAD}	Driver Dead Time ⁽⁵⁾	Dead time when switching between LSFET and HSFET no load		30		ns
R _{DS_HI}	High Side MOSFET On Resistance	V _{BTST} - V _{SW} = 4.5 V		25	45	mΩ
R _{DS_LO}	Low Side MOSFET On Resistance			60	110	mΩ
V _{BTST_REFRESH}	Bootstrap Refresh Comparator Threshold Voltage	V _{BTST} - V _{SW} when low side refresh pulse is requested, V _{AVCC} =4.5V	3			V
		V _{BTST} - V _{SW} when low side refresh pulse is requested, V _{AVCC} >6V	4			
INTERNAL SOFT START (8 steps to regulation current ICHG)						
SS_STEP	Soft start steps			8		step
T _{SS_STEP}	Soft start step time			1.6	3	ms
CHARGER SECTION POWER-UP SEQUENCING						
t _{CE_DELAY}	Delay from ISET above 120mV to start charging battery			1.5		s
INTEGRATED BTST DIODE						
V _F	Forward Bias Voltage	I _F =120mA at 25°C		0.85		V
V _R	Reverse breakdown voltage	I _R =2uA at 25°C			20	V
LOGIC IO PIN CHARACTERISTICS						
V _{OUT_LO}	STAT Output Low Saturation Voltage	Sink Current = 5 mA			0.5	V

(5) 設計で規定されています。

標準的特性

図	説明
図3	AVCC、VREF、ACDRV、およびSTATのパワーアップ (ISET = 0)
図4	ISETによる充電イネーブル
図5	電流ソフト・スタート
図6	ISETによる充電ディスエーブル
図7	連続導通モードのスイッチング
図8	不連続導通モードのスイッチング
図9	パワーアップ中のBATFETからACFETへの遷移
図10	システム負荷過渡(入力電流DPM)
図11	バッテリー挿入および取り外し
図12	バッテリー地絡保護
図13	バッテリー地絡時の遷移
図14	効率 対 出力電流 (VIN = 15V)
図15	効率 対 出力電流 (VOUT = 3.8V)

図 3. グラフ一覧⁽¹⁾

(1) すべての波形およびデータはHPA610およびHPA706 EVMで測定されています。




図 3. パワーアップ (ISET = 0)




図 4. ISETによる充電イネーブル




図 5. 電流ソフト・スタート




図 6. ISETによる充電ディスエーブル

標準的特性




図 7. 連続導通モードのスイッチング




図 8. 不連続導通モードのスイッチング




図 9. パワーアップ中のBATFETからACFETへの遷移




図 10. システム負荷過渡(入力電流DPM)




図 11. バッテリー挿入および取り外し




図 12. バッテリー地絡保護

標準的特性




図 13. バッテリ地絡時の遷移




図 14. 効率 対 出力電流 (VIN = 15V)




図 15. 効率 対 出力電流 (VOUT = 3.8V)

詳細説明




図 17. 標準的な充電プロファイル

バッテリー電圧レギュレーション

bq24171は、充電電圧に対して高精度の電圧レギュレータを実現します。

bq24171では、外部分圧抵抗を使用して、電圧帰還を行うとともに、FBピン上の電圧を内部の2.1V電圧リファレンスにレギュレーションします。bq24171のレギュレーション電圧には、次の式を使用します。

$$V_{BAT} = 2.1V \times \left[1 + \frac{R2}{R1} \right] \quad (1)$$

ここで、R2はFB-バッテリー間、R1はFB-GND間に接続されます。

バッテリー電流レギュレーション

ISET入力によって、充電電流の最大値が設定されます。バッテリー電流は、SRPとSRNの間に接続された電流センス抵抗RSRによってセンスされます。SRP-SRN間のフルスケール差動電圧は最大40mVです。充電電流は次の式で求められます。

$$I_{CHARGE} = \frac{V_{ISET}}{20 \times R_{SR}} \quad (2)$$

ISETの有効入力電圧範囲は、最大0.8Vです。10mΩのセンス抵抗に対する最大出力電流は、4Aです。20mΩのセンス抵抗に対する最大出力電流は、2Aです。

ISETピンの電圧が40mVを下回るとチャージャはディスエーブルになり、ISETピンの電圧が120mVを超えるとイネーブルになります。10mΩの電流センス抵抗に対して、最小急速充電電流は600mAより大きい必要があります。

周囲温度が高い場合は、ICの温度が120℃を超えないように、充電電流がフォールドバックされます。

バッテリー・プリチャージ電流のレギュレーション

パワーアップ時にバッテリー電圧が V_{LOWV} スレッシュホールドよりも低い場合、bq24171はバッテリーにプリチャージ電流を供給します。このプリチャージ機能は、深く放電されたセルを再活性化することを目的としています。プリチャージ開始から30分以内に V_{LOWV} スレッシュホールドに達しなかった場合、チャージャはオフになり、ステータス・ピンでFAULTが示されます。

bq24171では、プリチャージ電流はISET電圧で設定される急速充電レートの10%に設定されています。

$$I_{PRECHARGE} = \frac{V_{ISET}}{200 \times R_{SR}} \quad (3)$$

入力電流レギュレーション

ACアダプタまたは他のDCソースからの合計入力、システムの電源電流およびバッテリー充電電流の関数です。通常、システム電流は、システムの一部がパワーアップまたはパワーダウンされるたびに変動します。動的電源管理 (DPM) を使用しない場合、電源は最大システム電流と可能な最大チャージャ入力電流を同時に供給する必要があります。DPMを使用すると、システム電力と充電電力の合計が最大入力電力を超える場合に、入力電流レギュレータによって充電電流が低減されます。それにより、ACアダプタの電流能力を低めにして、システムのコストを削減することが可能です。

入力電流は、ACSETピンの電圧から次の式を用いて設定されます。

$$I_{DPM} = \frac{V_{ACSET}}{20 \times R_{AC}} \quad (4)$$

ACPピンとACNピンを使用して、RAC両端の電圧をセンスします。RACのデフォルト値は10mΩです。ただし、他の値の抵抗も使用できます。より大きなセンス抵抗を使用すると、センス電圧が高くなり、レギュレーション精度が上がりますが、導通損失が大きくなります。

充電終了、再充電、および安全タイマ

チャージャは、電圧レギュレーション・フェーズ中に充電電流を監視します。FB電圧が再充電スレッシュホールドを上回り、充電電流が次の式で計算される終了電流スレッシュホールドより低い場合は、充電終了が検出されます。

$$I_{TERM} = \frac{V_{ISET}}{200 \times R_{SR}} \quad (5)$$

ここで、 V_{ISET} はISETピンの電圧、 R_{SR} はセンス抵抗です。急速充電からプリチャージへの遷移時には25msのデグリッチ時間があります。

安全対策として、チャージャは内部に30分固定のプリチャージ安全タイマ、およびプログラミング可能な急速充電タイマも備えています。急速充電時間は、TTCピンとAGNDの間に接続されるコンデンサにより、次の式を用いて設定します。

$$t_{TTC} = C_{TTC} \times K_{TTC} \quad (6)$$

ここで、 C_{TTC} はTTCに接続されたコンデンサ、 K_{TTC} は定数の係数です。

次の条件のいずれかが満たされると、新しい充電サイクルが開始されます。

- バッテリー電圧が再充電スレッシュホールドを下回る。
- パワーオン・リセット (POR) イベントが発生する。
- ISETピンが40mVより低い (充電ディスエーブル) または120mVより高い (充電イネーブル) 電圧に切り替えられる。

充電終了と急速充電安全タイマ (リセット・タイマ) の両方をディスエーブルにするには、TTCピンをAGNDにプルダウンにします。安全タイマをディスエーブルにして充電終了をイネーブルにするには、TTCピンをVREFにプルアップします。

パワーアップ

チャージャでは、AVCCがバッテリーまたはアダプタのいずれかから供給されるため、SLEEPコンパレータを使用してAVCCピンの電源ソースを決定します。アダプタ・ソースが存在し、AVCC電圧がSRN電圧より高い場合には、SLEEPモードが終了します。充電のための条件がすべて満足されていれば、チャージャはバッテリーの充電を開始します (「充電のイネーブルとディスエーブル」を参照)。SRN電圧がAVCCより高い場合、チャージャは低静止電流のSLEEPモードに入り、バッテリーからの電流消費を最小限に抑えます。SLEEPモード中は、VREF出力がオフになり、STATピンがハイインピーダンスになります。

AVCCがUVLOスレッシュホールドより低い場合、デバイスはディスエーブルになります。

入力低電圧誤動作防止 (UVLO)

システムが適切に動作するために必要な最小のAVCC電圧があります。ハイサイドNMOSのボディ・ダイオードを通してバッテリーからAVCCへの導通経路が存在するため、このAVCC電圧は、入力アダプタまたはバッテリーのいずれかから供給できます。AVCCがUVLOスレッシュホールドより低い場合、ICのすべての回路がディスエーブルになります。

入力過電圧/低電圧保護

ACOVは、高い入力電圧によるシステムの損傷を防ぐための保護機能です。bq24171では、OVPSETの電圧が1.6VのACOVスレッシュホールドを上回るか、または0.5VのACUVスレッシュホールドを下回ると、充電がディスエーブルになり、入力MOSFETがオフになります。bq24171では、入力条件スレッシュホールドを柔軟に設定可能です。

充電のイネーブルとディスエーブル

充電がイネーブルになるには、以下の条件が満足されている必要があります。

- ISETピンが120mVを上回る。
 - デバイスが低電圧誤動作防止 (UVLO) モードでない ($V_{AVCC} > V_{UVLO}$)。
 - デバイスがSLEEPモードでない ($V_{AVCC} > V_{SRN}$)。
 - OVPSET電圧が0.5V~1.6Vの範囲内である (有効なアダプタ)。
 - 最初のパワーアップ後に1.5sの遅延時間が経過。
 - REGN LDOおよびVREF LDOの電圧が正しいレベル。
 - 過熱シャットダウン(TSHUT)状態に達していない。
 - TS障害が未検出。
 - ACFETがオン (詳細は「システム電源セレクト」を参照)。
- 次のいずれかの条件が満足されると、実行中の充電が停止されます。
- ISETピンの電圧が40mVを下回る。
 - デバイスがUVLOモードになる。
 - アダプタが取り外され、デバイスがSLEEPモードになる。
 - OVPSET電圧で、アダプタが有効でないことが示される。
 - REGNまたはVREF LDO電圧が過負荷状態。
 - TSHUT温度スレッシュホールドに達する。
 - TS電圧が範囲外であり、バッテリー温度が高すぎるか低すぎる。
 - ACFETがオフ。
 - TTCタイマが満了、またはプリチャージ・タイマが満了。

システム電源セレクト

このICは、システム負荷への電源をアダプタとバッテリー電源の間で自動的に切り替えます。パワーアップ中、またはSLEEPモード中は、デフォルトでバッテリーがシステムに接続されます。アダプタが接続され、電圧がバッテリー電圧を上回っている場合、ICはSLEEPモードを終了します。SLEEP終了後、バッテリーがシステムから切り離され、アダプタがシステムに接続されます。自動Break-Before-Makeロジックにより、セレクト切り替え時の貫通電流を防止しています。

ACDRVは、アダプタとACPの間に接続されたNチャンネル・パワーMOSFETのペアを駆動するために使用されます。これらのMOSFETはソースがともにCMSRCに接続されています。ドレインがACP(Q2、RBFET)に接続されたこのNチャンネルFETは、バッテリーの逆放電を防ぐとともに、低いRDSONにより、システムの消費電力を最小限に抑える効果があります。アダプタ入力(Q1、ACFET)に接続されたもう1つのNチャンネルFETは、アダプタからバッテリーを分離するとともに、FETのターンオン時間を制御することで、システムにアダプタを接続する際のdI/dtを制限します。BATDRVは、バッテリーとシステムの間で接続されたPチャンネル・パワーMOSFET(Q3、BATFET) (ドレインをバッテリーに接続)を制御します。

アダプタの検出前は、ACDRVがCMSRCにプルアップされてACFETをオフに保持し、アダプタ入力をシステムから切り離します。以下のすべての条件が満足されると、BATDRVがACN-6V(グラウンドにクランプ)に保持され、バッテリーがシステムに接続されます。

• $V_{AVCC} > V_{UVLO}$ (バッテリーがAVCCを供給)

• $V_{ACN} < V_{SRN} + 200\text{mV}$

デバイスがSLEEPモードを終了した後、システムはバッテリーからアダプタへの切り替えを開始します。この遷移を有効にするには、AVCC電圧がSRNより300mV高い必要があります。Break-Before-Makeロジックにより、ACFETおよびBATFETが10 μs だけオフに保持された後、ACFETがオンになります。これにより、貫通電流や大きな放電電流がバッテリーに流れ込むのを防止します。以下のすべての条件が満足されると、BATDRVがACNにプルアップされ、ACDRVピンは内部チャージ・ポンプによりCMSRC+6Vに設定されてNチャンネルACFETがオンになり、アダプタがシステムに接続されます。

• $V_{ACUV} < V_{OVPSET} < V_{ACOV}$

• $V_{AVCC} > V_{SRN} + 300\text{mV}$

アダプタが取り外されると、ICはACFETをオフにし、SLEEPモードに入ります。

BATFETは、システムがSRN近くに降下するまでオフのままとなります。BATDRVピンは内部レギュレータによりACN-6Vに駆動されてPチャンネルBATFETがオンになり、バッテリーがシステムに接続されます。

ACFETおよびBATFETに対する非対称ゲート駆動 (高速ターンオフと低速ターンオン)により、Break-Before-Makeロジックの実現を助け、両方のMOSFETのターンオン時にソフト・スタートを可能にします。遅延時間は、パワーMOSFETのゲートソース間にコンデンサを接続することでさらに長くできます。

コンバータの動作

bq24171は、1.6MHzの定周波数降圧型スイッチング・レギュレータを採用しています。固定周波数発振回路によって、入力電圧、バッテリー電圧、充電電流、および温度のすべての条件下でスイッチング周波数の厳密な制御が維持されることにより、出力フィルタ設計が単純化されて、可聴領域内のノイズを防ぎます。

Type III補償ネットワークにより、コンバータの出力にセラミック・コンデンサを使用できます。内部ののこぎり波形が内部誤差制御信号と比較されて、コンバータのデューティ・サイクルを変化させます。波形の高さがAVCC電圧に比例することで、入力電圧の変化によるループ・ゲインの変動を相殺し、ループ補償を単純化します。内部ゲート駆動ロジックにより、パルスのスキップが開始される前に97%のデューティ・サイクルを実現できます。

自動内部ソフト・スタート・チャージャ電流

チャージャは、急速充電に入るときに、チャージャ・レギュレーション電流を自動的にソフト・スタートさせることで、出力コンデンサまたはパワー・コンバータにオーバーシュートやストレスが加わるのを防ぐことができます。このソフト・スタートは、プログラミングされた充電電流に達するまでに、充電レギュレーション電流を8つの等間隔のステップに分けて上昇させることで行います。各ステップは約1.6ms継続され、標準の立ち上がり時間は12.8msです。この機能には、外部部品は必要ありません。

充電過電流保護

チャージャは、ハイサイド・センスFETによって上側MOSFETの電流を監視します。ピーク電流がMOSFET制限を超えると、上側MOSFETがオフになり、次のサイクルまでオフに保持されます。チャージャには、2次的なサイクル毎の過電流保護機能があります。この機能は、充電電流を監視して、プログラミングされた充電電流の160%を超えないようにします。いずれかの過電流状態が検出されるとハイサイド・ゲート駆動がオフになり、電流が過電流スレッシュホールドを下回ると自動的に復帰します。

充電低電流保護

再充電後、SRP-SRN間の電圧が5mVを下回った場合には、スイッチング・サイクルの残り時間の間、ローサイドFETがオフになります。不連続導通モード(DCM)の間、ローサイドFETは、ブートストラップ・コンデンサの電圧が4Vを下回ったときに短時間だけオンになり、コンデンサのリフレッシュ電荷を提供します。これは、負のインダクタ電流によって昇圧効果が生じる(バッテリーから入力コンデンサに電力が伝達されて入力電圧が

上昇する)のを防ぐために重要です。そのような状況が生じると、AVCCノードの過電圧につながり、システムに損傷を与える可能性があります。

バッテリー検出

バッテリー・パックが取り外し可能なアプリケーションのために、ICはバッテリー・パックの着脱を確実に検出するバッテリー未接続検出機能を備えています。バッテリー検出ルーチンは、パワーアップ時、およびバッテリーの取り外しまたは放電によってバッテリー電圧が再充電スレッシュホールドを下回った場合に実行されます。

デバイスがパワーアップすると、8mAの放電電流がSRN端子に流れます。1秒以内にバッテリー電圧がLOWVスレッシュホールドを下回った場合、放電ソースがオフになり、チャージャは低充電電流(125mA)でオンになります。バッテリー電圧が500ms以内に再充電スレッシュホールドを上回った場合は、バッテリーが存在せず、サイクルが再度開始されます。対応するスレッシュホールドに達する前に500msまたは1秒のいずれかのタイマがタイムアウトした場合には、バッテリーが検出され、充電サイクルが開始されます。




図 18. バッテリー検出フローチャート




図 19. バッテリ検出タイミング図

バッテリー・ノードの合計出力容量が大きすぎると、放電電流ソースが1秒の放電時間内に電圧をLOWVスレッシュホールド未満にプルダウンできなくなることに注意してください。最大出力容量は、次の式で計算できます。

$$C_{MAX} = \frac{I_{DISCH} \times t_{DISCH}}{(2.05 \text{ V} - 1.45 \text{ V}) \times \left[1 + \frac{R_2}{R_1} \right]} \quad (7)$$

ここで、 C_{MAX} は最大出力容量、 I_{DISCH} は放電電流、 t_{DISCH} は放電時間、 R_2 および R_1 はバッテリーからFBピンへの電圧帰還抵抗です。

例

3セルLi+チャージャ、 $R_2 = 500\text{k}\Omega$ 、 $R_1 = 100\text{k}\Omega$ (12.6Vの電圧レギュレーション)、 $I_{DISCH} = 8\text{mA}$ 、 $t_{DISCH} = 1\text{秒}$

$$C_{MAX} = \frac{8 \text{ mA} \times 1 \text{ sec}}{0.6 \text{ V} \times \left[1 + \frac{500 \text{ k}\Omega}{100 \text{ k}\Omega} \right]} = 2.2 \text{ mF} \quad (8)$$

この計算に基づき、バッテリー検出回路の適切な動作のためには、バッテリー・ノードの出力容量を2200 μF 以下にする必要があります。

バッテリー短絡保護

SRNピンの電圧が2Vより低い場合、充電期間中にバッテリー短絡状態と判断されます。チャージャは直ちに1msだけシャットダウンしてから、プリチャージ電流と同じ充電電流へとソフト・スタートします。これにより、充電中にバッテリー端子が短絡した場合に、出力インダクタに高電流が蓄積されてインダクタが飽和するのを防ぎます。バッテリー短絡状態の間、コンバータは非同期モードで動作します。

バッテリー過電圧保護

コンバータでは、バッテリー電圧がレギュレーション電圧の102%を下回るまで、ハイサイドFETをオンにできません。これにより、負荷が離されたときやバッテリーが取り外されたときなどに発生する過電圧状況に対して、1サイクルで応答できます。SRP/SRNからAGNDへの合計6mAの電流シンクにより、出力インダクタに蓄積されたエネルギーを放電して出力コンデンサに伝達できます。バッテリーの過電圧状態が30ms以上続くと、充電がディスエーブルになります。

温度条件およびJEITAガイドライン

コントローラは、TSピンとGNDの間の電圧を測定することにより、バッテリーの温度を常に監視しています。この電圧は一般に、負温度係数 (NTC) サーミスタと外部の分圧抵抗回路によって生成されます。コントローラは、この電圧を内部スレッシュホールドと比較して、充電を許可するかどうかを決定します。充電サイクルを開始するには、TSピンの電圧が $V_{T1} \sim V_{T5}$ のスレッシュホールド範囲内にある必要があります。 V_{TS} がこの範囲外になると、コントローラは充電を一時停止し、バッテリー温度が $V_{T1} \sim V_{T5}$ の範囲に収まるまで待ちます。充電サイクル中は、バッテリー温度が $V_{T1} \sim V_{T5}$ のスレッシュホールド範囲内にある必要があります。バッテリー温度がこの範囲外になると、コントローラは充電を一時停止し、バッテリー温度が $V_{T1} \sim V_{T5}$ の範囲に収まるまで待ちます。コントローラは、PWM充電FETをオフにすることで、充電を一時停止します。 V_{TS} が $V_{T1} \sim V_{T2}$ の範囲内の場合、FBピンの充電電圧レギュレーションは2.1Vで、充電電流は $I_{CHARGE}/2$ に低減されます ($V_{T1} \sim V_{T2}$ の範囲での早期終了を避けるため、急速充電電流は終了電流の2倍より大きい必要があります)。 V_{TS} が $V_{T2} \sim V_{T3}$ の範囲内の場合、FBピンの充電電圧レギュレーションは2.1Vです。 V_{TS} が $V_{T3} \sim V_{T4}$ の場合、FBピンの充電電圧レギュレーションは2.05Vに低下します。 V_{TS} が $V_{T4} \sim V_{T5}$ の場合、FBピンの充電電圧レギュレーションはさらに2.025Vに低下します。図20に、この動作を示します。JEITA準拠のLiイオン・バッテリー・チャージャ・ソリューション (SLYT365) を参照してください。




図 21. TSピン、サーミスタ・センス・スレッシュホールド

図21に示すようにバッテリー・バックで103AT NTCサーミスタが使用されていると仮定すると、RT1およびRT2の値は式 (9) および式 (10) で求められます。

$$RT2 = \frac{V_{VREF} \times R_{TH_COLD} \times R_{TH_HOT} \times \left(\frac{1}{VT1} - \frac{1}{VT5} \right)}{R_{TH_HOT} \times \left(\frac{V_{VREF}}{VT5} - 1 \right) - R_{TH_COLD} \times \left(\frac{V_{VREF}}{VT1} - 1 \right)} \quad (9)$$

$$RT1 = \frac{\frac{V_{VREF} - 1}{VT1}}{\frac{1}{RT2} + \frac{1}{R_{TH_COLD}}} \quad (10)$$




図 21. TS抵抗回路

例えば、バッテリー・バック温度の監視に103AT NTCサーミスタが使用されているとします。低温に対してT1 = 0°C、高温に対してT5 = 60°Cを選択すると、設計ツールでRT2 = 6.8kΩ、RT1 = 2.2kΩが得られます。システム・レベルのESD保護のために、小さなRCフィルタの使用を推奨します。

MOSFET短絡およびインダクタ短絡保護

このICには、短絡保護機能が備えられています。サイクル毎の電流監視機能は、MOSFETのRdsonでの電圧降下を監視することにより実現されます。チャージャはラッチオフされますが、ACFETは引き続きシステムに電力を供給します。ラッチオフ状態からチャージャをリセットする唯一の方法は、アダプタを取り外してから、再度接続することです。その間、STATが点滅して障害状態を通知します。

熱レギュレーションとシャットダウン保護

QFNパッケージは熱インピーダンスが低く、シリコンから周囲への熱伝導が優れているため、接合部温度が低く保たれます。接合部温度が120°Cを超えないように、内部の熱レギュレーション・ループによって充電電流がフォールドバックされます。さらに追加の保護として、チャージャは接合部温度が150°CのTSHUTスレッシュホールドを超えるとオフになって、自身を保護します。接合部温度が130°Cを下回るまで、チャージャはオフに保持されます。

タイマ障害からの回復

このICには、タイマ障害状態に対する回復手段が用意されています。次にその概要を示します。

状態1: バッテリ電圧が再充電スレッシュホールドを上回っている状態で、タイムアウト障害が発生

回復方法: バッテリ電圧が再充電スレッシュホールドを下回るとタイマ障害がクリアされ、バッテリ検出が開始されます。PORを行うか、ISETを40mV未満にすることで、障害がクリアされます。

状態2: バッテリ電圧が再充電スレッシュホールドを下回っている状態で、タイムアウト障害が発生

回復方法: この状況では、ICがバッテリに障害電流を供給します。この小電流は、バッテリ未接続状態を検出するために使用され、バッテリ電圧が再充電スレッシュホールドを下回っている間はオンに保持されます。バッテリ電圧が再充電スレッシュホールドを上回ると、ICは障害電流をディスエーブルにし、状態1の場合と同じ回復方法を実行します。PORを行うか、ISETを40mV未満にすることで、障害がクリアされます。

インダクタ、コンデンサ、センス抵抗の選択ガイドライン

このICは、内部ループ補償を備えています。この機能により、ICに対してLC共振周波数 (f_o) が約15kHz~25kHzのときに最高の安定性が得られます。

$$f_o = \frac{1}{2\pi\sqrt{LC}} \quad (11)$$

表2に、各種の充電電流に対する標準的なLC部品を示します。

充電ステータス出力

オープン・ドレインのSTAT出力は、表3に示すような各種の充電動作を示します。これらのステータス・ピンは、LEDの駆動またはホスト・プロセッサとの通信に使用することができます。表中のオフは、オープン・ドレイン・トランジスタがオフであることを示します。

充電電流	1A	2A	3A	4A
出力インダクタL	6.8 μ H	3.3 μ H	3.3 μ H	2.2 μ H
出力コンデンサC	10 μ F	20 μ F	20 μ F	30 μ F

表 2. 各充電電流に対する標準値

充電状態	STAT
充電中(再充電中を含む)	オン
充電完了、スリープ・モード、充電ディスエーブル	オフ
充電一時停止、入力過電圧、バッテリ過電圧、タイマ障害、バッテリ未接続	点滅

表 3. STATピンの定義

アプリケーション情報

インダクタの選択

bq24171のスイッチング周波数は1600kHzであるため、小さな値のインダクタおよびコンデンサを使用できます。インダクタの飽和電流は、充電電流 (I_{CHG}) にリップル電流 (I_{RIPPLE}) の1/2を加えた値よりも大きい必要があります。

$$I_{SAT} \geq I_{CHG} + (1/2)I_{RIPPLE} \quad (12)$$

インダクタのリップル電流は、入力電圧 (V_{IN})、デューティ・サイクル ($D = V_{OUT}/V_{IN}$)、スイッチング周波数 (f_s)、およびインダクタンス (L) に依存します。

$$I_{RIPPLE} = \frac{V_{IN} \times D \times (1-D)}{f_s \times L} \quad (13)$$

インダクタ・リップル電流は、 $D = 0.5$ または 0.5 に近い値のときに最大となります。通常、インダクタ・リップルは、実用的な設計に対するインダクタのサイズと効率のトレードオフとして、最大充電電流の20%~40%の範囲で設計されます。

入力コンデンサ

入力コンデンサは、入力スイッチング・リップル電流を吸収するのに十分なリップル電流定格を持つ必要があります。デューティ・サイクルが0.5のとき、ワーストケースのRMSリップル電流は充電電流の1/2です。コンバータが50%のデューティ・サイクルで動作していない場合、ワーストケースのコンデンサRMS電流 I_{CIN} は、デューティ・サイクルが50%に最も近いときに発生し、次の式で見積もることができます。

$$I_{CIN} = I_{CHG} \times \sqrt{D \times (1-D)} \quad (14)$$

入力デカップリング・コンデンサには、X7RまたはX5Rなどの低ESRセラミック・コンデンサが推奨され、ハイサイドMOSFETのドレインおよびローサイドMOSFETのソースにできる限り近づけて配置する必要があります。コンデンサの電圧定格は、通常の入力電圧レベルよりも高い必要があります。15Vの入力電圧に対しては、定格25V以上のコンデンサを推奨します。標準で3A~4Aの充電電流に対しては、20 μ Fの容量を推奨します。

出力コンデンサ

出力コンデンサも、出力スイッチング・リップル電流を吸収するのに十分なリップル電流定格を持つ必要があります。出力コンデンサのRMS電流 I_{COUT} は、次の式で求められます。

$$I_{COUT} = \frac{I_{RIPPLE}}{2 \times \sqrt{3}} \approx 0.29 \times I_{RIPPLE} \quad (15)$$

出力コンデンサ電圧リップルは、次のように計算できます。

$$\Delta V_O = \frac{V_{OUT}}{8LCf_s^2} \left(1 - \frac{V_{OUT}}{V_{IN}} \right) \quad (16)$$

特定の入力/出力電圧およびスイッチング周波数では、出力フィルタのLCを増加することで電圧リップルを低減できます。

bq24171は、内部ループ補償を備えています。良好なループ安定性を得るには、出力インダクタおよび出力コンデンサの共振周波数を15kHz~25kHzの範囲で設計する必要があります。推奨されるセラミック・コンデンサは、定格25V以上のX7RまたはX5Rです。

入力フィルタの設計

アダプタのホット・プラグイン時には、アダプタ・ケーブルからの寄生インダクタンスおよび入力容量によって2次システムが形成されます。このとき、AVCCピンの電圧スパイクがICの最大電圧定格を超え、ICの損傷につながる可能性があります。AVCCピンでの過電圧を防ぐため、入力フィルタは注意深く設計してテストする必要があります。

アダプタのホット・プラグイン時に過電圧スパイクを抑制または制限するには、いくつかの方法があります。高ESRの電解コンデンサを入力コンデンサとして使用すると、過電圧スパイクをICの最大ピン電圧定格より十分低い値に抑制できます。また、電流容量の大きなTVSツェナー・ダイオードも、過電圧レベルをICの安全レベルまで制限できます。ただし、この2つの対策は、コストやサイズが必ずしも最小になりません。

図22に、低コスト、小サイズの対策を示します。R1およびC1は、ホット・プラグイン時の発振を抑えるためのダンピングRC回路を構成しています。その結果、過電圧スパイクは安全なレベルに制限されます。D1は、AVCCピンの逆電圧保護に使用されます。C2は、AVCCピンのデカップリング・コンデンサであり、AVCCピンにできる限り近づけて配置する必要があります。R2とC2は、ICを高いdv/dtおよび高い電圧スパイクからさらに保護するためのダンピングRC回路を形成します。ホット・プラグイン時に十分なダンピング効果を得るために、等価ESR値においてR1が優勢となるよう、C2の値はC1の値よりも小さくする必要があります。R1およびR2は、抵抗の製造元のデータシートに従って、突入電流による電力損失を処理するのに十分なサイズを持つ必要があります。フィルタ部品の値は、実際のアプリケーションで検証し、実際のアプリケーション回路に合わせて微調整を行う必要があります。

入力が5V(USBホストまたはUSBアダプタ)の場合は、ダイオードD1を省略できます。入力が逆に挿入された場合に電流を制限できるように、R2は5Ω以上とする必要があります。




図 22. 入力フィルタ

入力ACFETおよびRBFETの選択

よりコスト効果が高く、サイズの小さいソリューションを実現するため、図22に示すようにACFET (Q1)およびRBFET (Q2)としてN型MOSFETが使用されています。通常は、合計で約50μFのコンデンサがPVCCノードに接続されます。bq24171のバック・コンバータに対して10μF、システム側に対して40μFのコンデンサです。有効なアダプタが挿入されたとき、Q1のターンオン期間中にサージ電流が流れます。比較的大きな C_{GD} および C_{GS} を持つMOSFETを選択してQ1のターンオン速度を低くすることにより、このサージ電流を許容範囲内に制限できます。Q1のターンオンが速すぎる場合は、外部に C_{GD} および C_{GS} を追加する必要があります。例えば、EVMでは、NexFETのCSD17313をQ1として使用しながら、4.7nFの C_{GD} と47nFの C_{GS} を追加しています。

PCBレイアウト

スイッチング損失を最小にするには、スイッチング・ノードの立ち上がりおよび立ち下がり時間を最小にする必要があります。電磁界放射および高周波共振の問題を防ぐためには、適切な部品レイアウトによって高周波電流経路のループ(図24を参照)を最小にすることが重要です。PCBの適切なレイアウトのための優先事項の一覧を次に示します。この順序に従ってPCBをレイアウトすることが重要です。

1. 入力コンデンサはPVCC電源接続およびグランド接続にできる限り近づけて配置し、最短の銅パターンで接続します。これらの部品は、別々の層に配置してビアで接続するのではなく、PCBの同じ層に配置する必要があります。

2. インダクタの入力端子は、SW端子のできる限り近くに配置します。電磁界放射を低減するために、このパターンの銅面積は最小限にしますが、充電電流を伝達するのに十分な幅は確保します。多層配線を使った並列接続は避けてください。この領域から他のパターンまたはプレーンへの寄生容量は最小限に抑えます。
3. 充電電流のセンス抵抗は、インダクタ出力のすぐ隣に配置する必要があります。センス抵抗から同じ層内のICに戻る各センス・リードは、互いに近づけて配置(ループ面積を最小化)し、また、センス・リードは高電流経路を通らないようにしてください(電流精度を最大にするケルビン接続については、図25を参照)。これらのパターン上のデカップリング・コンデンサは、ICに隣接させて配置します。
4. 出力コンデンサは、センス抵抗の出力およびグランドに隣接させて配置します。
5. 出力コンデンサのグランド接続は、システム・グランドに接続する前に、入力コンデンサのグランドが接続されているのと同じ銅領域に接続する必要があります。
6. アナログ・グランドはパワー・グランドとは別に配線し、1つのグランド接続を使用してチャージャのパワー・グランドをチャージャのアナログ・グランドに接続します。ICの直下にアナログ・グランド銅箔を使用しますが、誘導性および容量性のノイズ結合を低減するため、電源ピンの部分は避けます。サーマル・パッドを単一のグランド接続点としてアナログ・グランドおよびパワー・グランドをともに接続するか、または0Ωの抵抗を使用してアナログ・グランドをパワー・グランドに接続します。サーマル・パッドの下はスター接続を強く推奨します。
7. ICパッケージの裏側の露出したサーマル・パッドをPCBのグランドに半田付けすることが重要です。IC直下では、十分なサーマル・ビアを使用して、他の層のグランド・プレーンに接続します。
8. デカップリング・コンデンサはICピンに隣接させて配置し、パターン接続をできる限り短くします。
9. ビアの数および物理的サイズは、与えられた電流経路に対して十分である必要があります。




図 23. 入力ACFETおよびRBFET




図 24. 高周波電流経路




図 25. センス抵抗のPCBレイアウト

パッケージ情報

製品情報

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead/Ball Finish	MSL Peak Temp (3)	Op Temp (°C)	Top-Side Markings(4)	Samples
BQ24171RGYR	ACTIVE	VQFN	RGY	24	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BQ24171	Samples
BQ24171RGYT	ACTIVE	VQFN	RGY	24	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BQ24171	Samples

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE: 製品デバイスが新規設計用に推奨されています。

LIFEBUY: TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND: 新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW: デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE: TIによりデバイスの生産が中止されました。

(2) エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS)、Pb-Free (RoHS Expert) および Green (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent> でご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS): TIにおける“Lead-Free”または“Pb-Free” (鉛フリー) は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリープロセスでの使用に適しています。

Pb-Free (RoHS Exempt): この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free (RoHS) と考えられます。

Green (RoHS & no Sb/Br): TIにおける“Green”は、“Pb-Free” (RoHS互換) に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。


(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項: このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行いません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金額を超える責任を負いかねます。

パッケージ・材料情報

テープおよびリール・ボックス情報




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
BQ24171RGYR	VQFN	RGY	24	3000	330.0	12.4	3.8	5.8	1.2	8.0	12.0	Q1
BQ24171RGYT	VQFN	RGY	24	250	180.0	12.4	3.8	5.8	1.2	8.0	12.0	Q1


パッケージ・マテリアル情報

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
BQ24171RGYR	VQFN	RGY	24	3000	367.0	367.0	35.0
BQ24171RGYT	VQFN	RGY	24	250	210.0	185.0	35.0



- 注： A. 直線寸法はすべてミリメートル単位です。寸法および許容誤差は、ASME Y14.5M-1994によります。
 B. 本図は予告なしに変更することがあります。
 C. QFN (クワッド・フラットパック・ノーリード) パッケージ構造。
 D. パッケージのサーマルパッドは、熱的および機構的特性を得るために基板に半田付けする必要があります。
 E. 露出サーマルパッドの寸法および形状についての詳細は、データシート内のサーマルパッド・メカニカルデータを参照してください。
 F. Pin 1 identifiers are located on both top and bottom of the package and within the zone indicated.
 The Pin 1 identifiers are either a molded, marked, or metal feature.
 G. JEDEC MO-220に準拠します。

サーマルパッド・メカニカル・データ


RGY(R-PVQFN-N24)

熱的特性に関する資料

このパッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマルパッドが装備されています。このサーマルパッドは、プリント基板 (PCB) をヒートシンクとして使用できるように、PCBに直接半田付けする必要があります。また、サーマルビアを使用して、サーマルパッドをグランドプレーンまたはPCB内に設計された特別なヒートシンク構造に直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

QFN(Quad Flatpack No-Lead)パッケージとその利点については、アプリケーションレポート『Quad Flatpack No-Lead Logic Packages』(Texas Instruments文献番号SLUA271)を参照してください。このドキュメントは、ホームページwww.ti.comで入手できます。


このパッケージの露出したサーマルパッドの寸法を次の図に示します。に設計された、露出したサーマルパッドが装備されています。



注：全ての線寸法の単位はミリメートルです。

4206353-6/0 11/11

サーマルパッド寸法図



4208122-5/0 11/11

- 注：A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 代替設計には、IPC-7351規格を推奨します。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、および推奨基板レイアウトについては、アプリケーション・ノート『Quad Flat-Pack Packages』(TI文献番号 SLUA271) および製品データシートを参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て拠点にお問い合わせください。ステンシル設計上の考慮事項については、IPC 7525を参照してください。
 F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

(SLUSAF2A)

ご注意

Texas Instruments Incorporated 及びその関連会社 (以下総称して TI といいます) は、最新の JESD46 に従いその半導体製品及びサービスを修正し、改善、改良、その他の変更をし、又は最新の JESD48 に従い製品の製造中止またはサービスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての半導体製品は、ご注文の受諾の際に提示される TI の標準販売契約約款に従って販売されます。

TI は、その製品が、半導体製品に関する TI の標準販売契約約款に記載された保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、適用される法令によってそれ等の実行が義務づけられている場合を除き、必ずしも行なわれておりません。

TI は、製品のアプリケーションに関する支援又はお客様の製品の設計について責任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI 製部品を使用したお客様の製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上及び操作上の安全対策は、お客様にてお取り下さい。

TI は、TI の製品又はサービスが使用されている組み合わせ、機械装置、又は方法に関連している TI の特許権、著作権、回路配置利用権、その他の TI の知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TI が第三者の製品もしくはサービスについて情報を提供することは、TI が当該製品又はサービスを使用することについてライセンスを与えるとか、保証又は是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない、又は TI の特許その他の知的財産権に基づき TI からライセンスを得て頂かなければならない場合もあります。

TI のデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三者の情報については、追加的な制約に服する可能性があります。

TI の製品又はサービスについて TI が提示したパラメーターと異なる、又は、それを超えてなされた説明で当該 TI 製品又はサービスを再販売することは、関連する TI 製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、且つ不公正で誤認を生じさせる行為です。TI は、そのような説明については何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がもたらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じる損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される場合があります。そのような製品については、TI が目的とするところは、適用される機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDA クラス III (又は同様に安全でないことが致命的となるような医療機器) への TI 製品の使用は、TI とお客様双方の権限ある役員の間で、そのような使用を行う際について規定した特殊な契約書を締結した場合を除き、一切認められていません。

TI が軍需対応グレード品又は「強化プラスチック」製品として特に指定した製品のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。お客様は、TI がそのように指定していない製品を軍事用又は航空宇宙用に使う場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責任により満足させることを認め、且つ同意します。

TI には、主に自動車用に使われることを目的として、ISO/TS 16949 の要求事項を満たしているとして特別に指定した製品があります。当該指定を受けていない製品については、自動車用に使われるようには設計されてもいませんし、使用されることを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2013, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位 (外装から取り出された内装及び個装) 又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で (導電性マットにアースをとったもの等)、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度: 0~40℃、相対湿度: 40~85% で保管・輸送及び取り扱を行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
 4. 機械的衝撃
 - 梱包品 (外装、内装、個装) 及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限 260℃ 以上の高温状態に、10 秒以上さらさないこと。(個別推奨条件がある時はそれに従うこと。)
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質 (硫黄、塩素等ハロゲン) のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上