

LMD18245

LMD18245 3A, 55V DMOS Full-Bridge Motor Driver



Literature Number: JAJ795

LMD18245

3A、55V DMOS フルブリッジ・モータドライバ

概要

LMD18245 フルブリッジ・パワーアンプは、DC ブラシモータや 2 相ステップモータの 1 相電流の駆動および制御に必要なすべての回路ブロックを内蔵しています。デバイスの製造にマルチテクノロジー・プロセスを採用したことにより、同一の IC チップ上にバイポーラと CMOS による制御 / 保護回路、DMOS パワースイッチを内蔵しています。LMD18245 は、固定オフタイム・チョップパ技術によってモータ電流を制御します。

DMOS の H ブリッジ・パワー段は、55V の最大電源電圧で連続 3A (ピーク時 6A) の出力電流を供給できます。DMOS パワースイッチは $R_{DS(ON)}$ が小さいために効率が高く、また DMOS の本体構造による内蔵のダイオードにより、通常のバイポーラ・パワー段に必要とされる外部クランプ・ダイオードを必要としません。

最新の電流センス技術により、モータに直列接続されるセンス抵抗に起因する電力損失が排除されています。内蔵の 4 ビットの D/A コンバータ (DAC) により、モータ電流のデジタル制御を可能とし、フル、ハーフおよびマイクロステップのステップモータ・ドライバへの応用が容易に実現できます。高分解能を必要とするアプリケーションでは、外部 DAC を使用することができます。

特長

最大電源電圧 55V、最大連続出力電流 3A の DMOS パワー段

パワースイッチ当たり 0.3 (代表値) の低 $R_{DS(ON)}$

クランプ・ダイオードを内蔵

低損失の電流センス技術

デジタル / アナログによるモータ電流の制御

TTL/CMOS 互換入力

サーマル・シャットダウン (出力オフ) 機能内蔵 ($T_J = 155$)

過電流保護機能を内蔵


シュートスルー電流がゼロ

15 ピンの TO-220 パワー・パッケージ

アプリケーション


フル、ハーフおよびマイクロステップのステップモータ・ドライバ
ステップモータおよび DC ブラシサーボ・モータのドライバ
工場、医療およびオフィスの自動機器

機能ブロックおよびピン配置図 (15 ピン TO-220 パワー・パッケージ (T))



Order Number LMD18245T
See NS Package Number TA15A

ピン配置図



Top View
15-Lead TO-220 Molded Power Package
Order Number LMD18245T
See NS Package Number TA15A

ピン説明 (機能ブロックおよびピン配置図を参照)

ピン 1、OUT 1: Hブリッジの第1ハーフ部出力。

ピン 2、COMP OUT: コンパレータの出力。CS OUTの電圧がDACによって供給される電圧を超えると、コンパレータがモノステーブルをトリガします。

ピン 3、RC: モノステーブルのタイミング設定端子。このピンとグラウンド間に接続された並列接続RC回路により、モノステーブルのタイミング・パルスを約1.1RC秒に設定します。

ピン 5、PGND: パワーブリッジのグラウンド端子。ボンディングワイヤ(内部)でTO-220パッケージのタブに接続されています。

ピン 4および6~8、M4~M1: DACのデジタル入力。M4を最上位ビット(MSB)とする4ビットの2進数を構成します。DACは、M4~M1に入力された2進数に正比例するアナログ電圧を供給します。

ピン 9、VCC: 電源端子。

ピン 10、BRAKE: ブレーク論理入力。BRAKE入力を論理HIGHにすると、パワーブリッジの両方のソース・スイッチが起動し、負荷を短絡させます。Table 1参照。負荷をこのように短絡すると、負荷電流が再循環してゼロまで減衰します。

ピン 11、DIRECTION: 方向論理入力。この入力の論理レベルにより、負荷電流の方向が決まります。Table 1参照。

ピン 12、SGND: すべての信号レベル回路のグラウンド・ノード。

ピン 13、CS OUT: 電流センス・アンプの出力。パワーブリッジの上側ハーフ部2個のスイッチにより導通される総順方向電流1A当たり250µA(代表値)が電流センス・アンプから出力されます。

ピン 14、DAC REF: DACの基準電圧入力。DACは $V_{DAC REF} \times D/16$ に等しいアナログ電圧を供給します。DはM4~M1に入力された2進数に相当する10進数(0~15)です。

ピン 15、OUT 2: Hブリッジの第2ハーフ部出力。

TABLE 1. Switch Control Logic Truth Table

BRAKE	DIRECTION	MONO	Active Switches
H	X	X	Source 1, Source 2
L	H	L	Source 2
L	H	H	Source 2, Sink 1
L	L	L	Source 1
L	L	H	Source 1, Sink 2

X = don't care

MONOはモノステーブルの出力です。

絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。関連する電気的信頼性試験方法の規格を参照ください。

DC 電圧 :

OUT1、V _{CC} 、OUT2	+ 60V
COMPOUT、RC、M4、M3、M2、M1、BRAKE、DIRECTION、CS OUT、DAC REF	+ 12V

DC 電圧 PGND ~ SGND ± 400mV

連続負荷電流 3A

ピーク負荷電流 (Note 2) 6A

最大接合部温度 (T_{J(max)}) + 150

消費電力 (Note 3)

TO-220 (T_A = 25、無限大ヒートシンク) 25W

TO-220 (T_A = 25、外気) 3.5W

ESD 耐圧 (Note 4) 1500V

保存温度範囲 (T_S) - 40 ~ + 150

リード温度 (ハンダ付け、10 秒) 300

動作条件 (Note 1)

温度範囲 (T_J) (Note 3) - 40 ~ + 125

電源電圧範囲 (V_{CC}) + 12V ~ + 55V

CS OUT 電圧範囲 0V ~ + 5V

DAC REF 電圧範囲 0V ~ + 5V

MONOSTABLE パルス範囲 10µs ~ 100ms

電気的特性 (Note 2)

特記のない限り、次の仕様は V_{CC} = 42V で適用されます。太文字で表記されるリミット値は、- 40 T_J + 125 で適用され、その他すべてのリミット値は T_A = T_J = 25 で適用されます。

Symbol	Parameter	Conditions	Typical (Note 5)	Limit (Note 5)	Units (Limits)
I _{CC}	Quiescent Supply Current	DAC REF = 0V, V _{CC} = +20V	8	15	mA mA (max)

POWER OUTPUT STAGE

R _{DS(ON)}	Switch ON Resistance	I _{LOAD} = 3A	0.3	0.4 0.6	Ω (max) Ω (max)
		I _{LOAD} = 6A	0.3	0.4 0.6	Ω (max) Ω (max)
V _{DIODE}	Body Diode Forward Voltage	I _{DIODE} = 3A	1.0	1.5	V V(max)
T _{rr}	Diode Reverse Recovery Time	I _{DIODE} = 1A	80		ns
Q _{rr}	Diode Reverse Recovery Charge	I _{DIODE} = 1A	40		nC
t _{D(ON)}	Output Turn ON Delay Time	Sourcing Outputs I _{LOAD} = 3A	5		µs
		Sinking Outputs I _{LOAD} = 3A	900		ns
t _{D(OFF)}	Output Turn OFF Delay Time	Sourcing Outputs I _{LOAD} = 3A	600		ns
		Sinking Outputs I _{LOAD} = 3A	400		ns
t _{ON}	Output Turn ON Switching Time	Sourcing Outputs I _{LOAD} = 3A	40		µs
		Sinking Outputs I _{LOAD} = 3A	1		µs
t _{OFF}	Output Turn OFF Switching Time	Sourcing Outputs I _{LOAD} = 3A	200		ns
		Sinking Outputs I _{LOAD} = 3A	80		ns
t _{pw}	Minimum Input Pulse Width	Pins 10 and 11	2		µs
t _{DB}	Minimum Dead Band	(Note 6)	40		ns

CURRENT SENSE AMPLIFIER

	Current Sense Output	I _{LOAD} = 1A (Note 7)		200	µA (min)
			250	175	µA (min)
				300	µA (max)
				325	µA (max)
	Current Sense Linearity Error	0.5A ≤ I _{LOAD} ≤ 3A (Note 7)	±6		%
				±9	%(max)

電気的特性 (Note 2) (つづき)

特記のない限り、次の仕様は $V_{CC} = 42V$ で適用されます。太文字で表記されるリミット値は、 -40 T_J $+125$ で適用され、その他すべてのリミット値は $T_A = T_J = 25$ で適用されます。

Symbol	Parameter	Conditions	Typical (Note 5)	Limit (Note 5)	Units (Limits)
CURRENT SENSE AMPLIFIER					
	Current Sense Offset	$I_{LOAD} = 0A$	5	20	μA μA (max)
DIGITAL-TO-ANALOG CONVERTER (DAC)					
	Resolution			4	Bits (min)
	Monotonicity			4	Bits (min)
	Total Unadjusted Error		0.125	0.25	LSB (max)
	Propagation Delay		50		ns
I_{REF}	DAC REF Input Current	DAC REF = +5V	-0.5	± 10	μA μA (max)
COMPARATOR AND MONOSTABLE					
	Comparator High Output Level		6.27		V
	Comparator Low Output Level		88		mV
	Comparator Output Current				
	Source		0.2		mA
	Sink		3.2		mA
t_{DELAY}	Monostable Turn OFF Delay	(Note 8)	1.2	2.0	μs μs (max)
PROTECTION AND PACKAGE THERMAL RESISTANCES					
	Undervoltage Lockout, V_{CC}			5 8	V (min) V (max)
T_{JSD}	Shutdown Temperature, T_J		155		$^{\circ}C$
θ_{JC} θ_{JA}	Package Thermal Resistances Junction-to-Case, TO-220 Junction-to-Ambient, TO-220		1.5 35		$^{\circ}C/W$ $^{\circ}C/W$
LOGIC INPUTS					
V_{IL}	Low Level Input Voltage			-0.1 0.8	V (min) V (max)
V_{IH}	High Level Input Voltage			2 12	V (min) V (max)
I_{IN}	Input Current	$V_{IN} = 0V$ or 12V		± 10	μA (max)

Note 1: 絶対最大定格とは、ICに破壊が発生する可能性のある制限値をいいます。電気的仕様は、デバイスを定格の動作条件以外で動作させる場合は適用されません。

Note 2: 特記のない限り、負荷電流のパルス幅は2ms未満、デューティ・サイクルは5%未満とします。

Note 3: 任意の周囲温度における最大許容消費電力は、 $P_{MAX} = (125 - T_A) / \theta_{JA}$ の式から求めます。125 は動作時の最大接合部温度、 T_A は周囲温度 ($^{\circ}C$)、 θ_{JA} は接合部 - 周囲間熱抵抗 ($^{\circ}C/W$) を表します。 P_{MAX} を超えると、接合部温度 (T_J) が 125 以上になり電気的仕様が無効になります。 T_J が 155 を超えると、内部回路がパワーブリッジの動作を止めます。ヒートシンクを使用する場合、 θ_{JA} はパッケージの接合部 - ケース間熱抵抗 (θ_{JC}) とヒートシンクのケース - 周囲間熱抵抗の和になります。

Note 4: ESD 定格は、人体モデルに基づき、1.5k の抵抗と 100pF のコンデンサからなる回路を使用し、各端子に放電させます。M1、M2、M3、M4 (ピン 8、7、6、4) の最大 ESD 耐圧は 800V です。







Note 5: すべてのリミット値は 25 において 100% 検査されます。全動作温度範囲におけるすべてのリミット値は、SQC (標準統計管理) 手法を用い、補正データを加味して保証されます。すべてのリミット値は、AOQL (平均出荷品質レベル) を計算するために使用されます。代表値は $T_J = 25$ で得られる最も標準的な数値です。

Note 6: 「ターン OFF」と「ターン ON」間で遅延時間差 / スwitchング時間差を設けることで、H ブリッジの片側にあるスイッチが OFF してから、H ブリッジの同じハーフ部にあるもう一つのスイッチが ON するように保証されています (電源 / グラウンド間の瞬間的な短絡を防止します)。両方のスイッチが OFF になる過渡的な期間は一般にデッド・ハンドと呼ばれます。

Note 7: (I_{LOAD} 、 I_{SENSE}) のデータ・ポイントは負荷電流 0.5A、1A、2A、3A で測定します。電流センス・ゲインは、1A データ・ポイントにおける " I_{SENSE}/I_{LOAD} " として規定されます。電流センスの直線性は、 $[(0.5A \text{ と } 1A \text{ データ・ポイント間の直線勾配}) - (2A \text{ と } 3A \text{ データ・ポイント間の直線勾配})] \div (0.5A \text{ と } 1A \text{ データ・ポイント間の直線勾配})$ として規定されます。

Note 8: 「ターン OFF」遅延 (t_{DELAY}) は、電流センス・アンプ出力の電圧が DAC 出力電圧に達してから下側 DMOS スwitch が OFF するまでの時間として定義されます。 $V_{CC} = 32V$ 、DIRECTION = HIGH、OUT1 と V_{CC} 間に 200 の抵抗を接続した場合、RC の電圧は 1.2V/ μs のスピードで 0V から 5V に立ち上がります。 t_{DELAY} は RC の電圧が 2V に達してから OUT1 の電圧が 3V に達するまでの時間として測定されます。

代表的な性能特性



機能説明

チョッパ・アンプの代表的動作

チョッパ・アンプは、フィードバックによりパワーブリッジをスイッチングし、モータ巻線電流の制御および制限を行います (Figure 1)。ブリッジは、H 形に接続された 4 個のソリッド・ステート・パワースイッチと 4 個のダイオードから構成されています。巻線電流は制御回路 (図示されていません) でモニタされ、スレッシュホールドと比較されます。巻線電流がスレッシュホールド以下であれば、ブリッジの上下ハーフ部にあるソース・スイッチとシンク・スイッチを介して巻線に電源電圧が印加され、巻線電流は V_{CC}/R まで急速に増大します (Figure 1 a、Figure 1 d)。巻線電流がスレッシュホールドを超えると、制御回路がシンク・スイッチを一定時間 (オフタイム) OFF に

します。オフタイムの間、ソース・スイッチとダイオード (上側ハーフ部) で巻線を短絡させ、巻線電流を再循環させて徐々にゼロまで減衰します (Figure 1 b、Figure 1 e)。オフタイム終了後、制御回路がシンク・スイッチを ON に戻し、巻線電流は再度 V_{CC}/R まで急速に増大します (Figure 1 a、Figure 1 d)。上記シーケンスの繰返しにより、電流のチョッピングを行い、巻線電流をスレッシュホールドに制限します (Figure 1 g)。チョッピングは、巻線電流がスレッシュホールドに達した場合のみ行われます。巻線電流の方向が変化する時、ダイオードが最初の巻線電流の減衰経路になります (Figure 1 c、Figure 1 f)。このタイプのチョッパ・アンプは、ブリッジで一定期間巻線を短絡させるため、一般に固定オフタイム・チョッパと呼ばれています。

機能説明 (つづき)




FIGURE 1. チョッパ・アンプのチョッピング状態：巻線へフル V_{CC} 印加 (a)(d)、巻線の短絡 (b)(e)、巻線電流の方向変化時における巻線電流の減衰 (c)(f)、巻線電流のチョッピング図 (g)

機能説明 (つづき)

LMD18245 チョップ・アンプ

LMD18245 は、固定オフタイム・チョップ・アンプを実現するために必要なすべての回路ブロックを内蔵しています。これらの回路ブロックには、DMOS プロセスで構成されたクランプ・ダイオード内蔵フル H ブリッジ、負荷電流センス用アンプ、コンパレータ、モノステーブル、チョッピング・スレッシュホールドのデジタル制御用 DAC が含まれます。さらに、負荷電流の方向とブレーキングをデジタル制御するロジック、レベル・シフト、ドライバなどの各ブロックも内蔵しています。

H ブリッジ

パワー段は、H ブリッジ形に接続された 4 個の DMOS パワースイッチ、および各スイッチに対応したボディ・ダイオードから構成されています (Figure 2)。

インダクタを充電または放電する際の定数は次式で定義されます。この場合のインダクタはモータの巻き線です。

$$= L/R$$

L は巻き線のインダクタンス、R は巻き線抵抗を含む電流経路の直列抵抗の和です。

ブリッジの上下ハーフ部にあるソース・スイッチとシンク・スイッチを ON にすると、スイッチのドロップ電圧 ($I \times R_{DS(ON)}$) 分低い全電源電圧がモータ巻き線に印加されます。ブリッジがこの状態の間は、巻き線電流は電源電圧、スイッチの電圧降下 ($I \times R_{DS(ON)}$)、巻き線抵抗によって決まるリミット値に向かって、指数関数的に増大します。しかし、巻き線電流の指数関数的増大率は電流チョッピング回路がアクティブになると終わります。

シンク・スイッチを OFF にすると、もう一方のソース・スイッチの本体ダイオードを順方向にバイアスする過渡電圧が発生します。ダイオードは、電源電圧 + 1 ダイオード・ドロップ電圧で過渡電圧をクランプし、新たな電流経路として切り換わります。ブリッジがこの状態にある間、巻線が短絡し、巻線電流は再循環して指数関数的に L/R の時定数で決まる速度でゼロまで減衰します。

このように巻線電流の方向の変化時、ソーススイッチおよび反対側の本体ダイオードが変化前の最初の巻線電流の減衰経路になります (Figure 3)。

実際のモータ動作の間、モータの巻き線の磁氣的振る舞いと性能に影響する多くの変数があります。共振、渦電流、摩擦力、モータ負荷、ダンピング、巻き線の温度係数が、その内の主要な変数です。本データシートの範囲を超えるあらゆる問題が存在します。

機能説明 (つづき)





FIGURE 2. DMOS Hブリッジ

機能説明 (つづき)




FIGURE 3. 巻線電流の方向変化時における初期巻線電流の減衰経路

電流センス・アンプ

DMOS パワースイッチは、多数の並列トランジスタ・セルで構成されています。電流センス・アンプ (Figure 4) は、上部にある両スイッチの一部のセルを使用し、独自の低損失方法で負荷電流を検出します。実際には、上部の各スイッチは 4000 個のパワー・デバイスと並列接続された 1 個のセンス・デバイスとして機能します。電流センス・アンプは、センス・デバイスのソース電圧をパワー・デバイスのソース電圧と等しくします。このため、両デバイスのドレイン電流比率 (1:4000 のセル比に比例) は一定となり、ドレインからソースに流れる順方向電流だけが電流センス・アンプの出力に現われます。したがって、パワーブリッジの上部 2 個のスイッチにより導通される総順方向電流 1A 当たり、250 μ A の電流が電流センス・アンプから流れます。

センス電流により、 R_S の両端に負荷電流に比例した電位が生じます。例えば、負荷電流 1A につき、4k の R_S 抵抗に 1V (250 μ A/アンペア当たり \times 4k) の電位が生じます。負荷電流のチョッピングは、CS OUT の電圧がスレッシュホールド (DAC 出力電圧) を超えると発生します。このため、チョッパ・アンプのゲインは R_S によって設定します。例えば、スレッシュホールド電圧 1V につき、2k 抵抗で 2A の負荷電流に対するレベルが設定されます (250 μ A/アンペア当たり \times 2k の逆数)。抵抗は 1/4W のもので十分です。電流センス信号からのスイッチング・ノイズの影響は、 R_S と並列に接続した小容量のコンデンサでフィルタされます。

CS OUT の最大定格 DC 電圧は 12V、CS OUT の定格動作電圧範囲は 0V ~ 5V です。

機能説明 (つづき)

D/A コンバータ (DAC)

DAC は、チョッピングのスレッシュホールド電圧を $V_{DAC REF} \times D/16$ に設定します。ここで、D は DAC のデジタル入力 M4 ~ M1 に入力された 2 進数に相当する 10 進数 (0 ~ 15) で、M4 が最上位ビット (MSB) です。高分解能を必要とするアプリケーションでは、外付け DAC で DAC REF 入力を駆動することができます。DAC REF の最大定格 DC 電圧は 12V、DAC REF の定格動作電圧範囲は 0V ~ 5V です。

コンパレータ、モノステーブルおよびチョッピングの巻線電流スレッシュホールド

CS OUT の電圧が DAC の出力電圧を超えると、コンパレータがモノステーブルをトリガし、トリガされたモノステーブルから制御ロジックにタイミング・パルスが送出されます。タイミング・パルス期間中、パワーブリッジはモータ巻線を短絡し、巻線電流を再循環させてゆっくりとゼロに向い減衰します (Figure 1 b、Figure 1 e)。RC (ピン #3) とグラウンド間に接続された並列の抵抗 - コンデンサ回路により、タイミング・パルス (オフタイム) を約 $1.1RC$ 秒に設定します。

巻線電流のチョッピングは、CS OUT の電圧が DAC の出力電圧を超えると発生します。したがって、チョッピングは約 $(V_{DAC REF} \times D/16) \div ((250 \times 10^{-6}) \times R_S)$ アンペアの巻線電流スレッシュホールドで発生します。

D = 15 で $V_{DAC REF}$ を 5.00V として、LMD18245 の最大電流定格における巻線電流を設定するのに必要な R_S の値は次の通りです。

$$(5.00V \times 15/16) \div ((250 \times 10^{-6}) \times 6.25k \Omega) = 3.00A$$

結果の DAC の設定電流リミットの代表的な値は異なった R_S の値に対して次のようになります。

D	$R_S = 18.75 \text{ k}\Omega$	$R_S = 9.375 \text{ k}\Omega$	$R_S = 6.250 \text{ k}\Omega$
0	0.00A	0.00A	0.00A
1	0.07A	0.13A	0.20A
2	0.13A	0.27A	0.40A
3	0.20A	0.40A	0.60A
4	0.27A	0.53A	0.80A
5	0.33A	0.67A	1.00A
6	0.40A	0.80A	1.20A
7	0.47A	0.93A	1.40A
8	0.53A	1.07A	1.60A
9	0.60A	1.20A	1.80A
10	0.67A	1.33A	2.00A
11	0.73A	1.47A	2.20A
12	0.80A	1.60A	2.40A
13	0.87A	1.73A	2.60A
14	0.93A	1.87A	2.80A
15	1.00A	2.00A	3.00A

FIGURE 4. D to A winding current thresholds for $V_{REF DAC}=5.00V$




FIGURE 5. パワーブリッジおよび電流センス・アンプのソース・スイッチ

アプリケーション情報

電源のバイパス

電源電流のステップ変動は、正常動作時に繰り返し発生し、電源ラインのインダクタンス成分により発生する大きな電圧スパイクの原因になり、電圧スパイクを V_{CC} の絶対最大定格 60V 以内に制限する必要があります。また負荷電流の方向変化時において、最初の負荷電流は電圧を上げる方向に働き (Figure 3)、クランプ・ダイオードが逆方向に回復する時には過渡電流が発生し、電圧が下がります。

デバイスを保護し、通常の動作による電源ラインへの悪影響を最小限に抑えるために、 V_{CC} の電源ラインをバイパスする必要があります。この場合、 $1\mu\text{F}$ の高周波セラミック・コンデンサと大容量のアルミ電解コンデンサの両方を使用します。アルミ電解コンデンサは、負荷電流 1 アンペア当たり $100\mu\text{F}$ のもので十分です。両方のコンデンサともリードを短くし、 V_{CC} から 0.5 インチ以内に配置します。

過電流保護

いずれかのソース・スイッチの順方向電流が 12A のスレッシュホールドを超えた場合、内部回路が両方のソース・スイッチをディセーブルし、強制的に異常電流を急速に減衰させます (Figure 5)。異常電流がゼロに達してから約 $3\mu\text{s}$ 後にデバイスはリスタートし、故障条件が除去されていれば、オート・リスタートによって直ちに通常動作に戻ります。故障条件が除去されなければ、デバイスはこのサイクルを開始し、サーマル・シャットダウンには入りません。異常大電流のスイッチングにより、電源ラインのインダクタンスに破壊的な電圧スパイクが発生することがあります。したがって、電源ラインを V_{CC} に適切にバイパスし、LMD18245 モータドライバが長時間の過電流障害に耐えられるようにする必要があります。


ロータがロックした場合、異常電流は巻線のインダクタンスにより、保護回路が容易に扱える値に制限されます。どちらかの出力とグラウンド間または両出力間で低インダクタンスによる短絡があった場合、異常電流は 12A のシャットダウン・スレッシュホールドを超えサージすることがあり、ソース・スイッチをディセーブルするまでの短時間にデバイスが大量の電力を消費します。この場合故障電力が 1 個のスイッチだけで集中消費されるため、出力とグラウンド間の短絡はワースト・ケースになります。過電流障害はデバイス破壊の原因になるため、予防措置が不可欠です。特に高電源電圧 ($> 30\text{V}$) の動作中は破壊の危険性が高くなります。プリント基板では、1 オンス ($35\mu\text{m}$ 厚) 1 平方インチの銅箔を用い、 V_{CC} からのシンク電流に対する発熱対策が不可欠です。 V_{CC} との短絡に対してシンク・スイッチは内部的に保護されていません。

サーマル・シャットダウン

内部回路はパワーブリッジ周辺の接合部温度を検出し、接合部温度が約 155 を超えるとパワーブリッジの動作を止めます。接合部温度がシャットダウン・スレッシュホールド以下に下がると (わずかなヒステリシスで低下)、デバイスは自動的にリスタートします。

低電圧ロックアウト

電源電圧が約 5V ~ 8V のスレッシュホールド以下に下がると、内部回路がパワーブリッジの動作を止め、電源電圧が再びスレッシュホールドを超えると、デバイスは自動的にリスタートします。



波形 : 異常電流、5A/div
時間軸 : $20\mu\text{s}/\text{div}$

FIGURE 6. 異常電流の波形 ($V_{CC} = 30\text{V}$ 、OUT 1 を OUT 2 に短絡、CS OUT を接地)

代表的なアプリケーション

Figure 6 に、代表的なアプリケーションとして 2 相ステップモータ用チョップ・ドライブのパワー段を示します。RC とグラウンド間に接続された 20k の抵抗と 2.2nF のコンデンサで、オフタイムを約 48 μs に設定し、CS OUT とグラウンド間に接続された 20k の抵抗で、チョッピング・スレッシュホールド 1V 当たり約 200mA のゲインを設

定します。デジタル信号により、チョッピングのスレッシュホールド電圧、巻線電流の方向、さらにドライブ・タイプ (フルステップ、ハーフステップなど) を制御します。通常、マイクロプロセッサまたはマイクロコントローラによりデジタル制御されます。




FIGURE 7. 代表的な 2 相ステップモータ・ドライバ回路


1 相オン・フルステップ・ドライブ (ウェーブ・ドライブ)

巻線 A および B を “A B A* B* A ...” のシーケンスで励磁し、モータをフルステップ進めることができます。A は巻線 A が一方向の電流で励磁されていることを示し、A* は巻線 A が逆方向の電流で励磁されていることを示します。モータは、一方の巻線の電流がオフに、他方の巻線の電流がオンになるときに 1 ステップ進みます。モータを逆方向にステップさせるには、上記の励磁シーケンスの順序を逆にします。Figure 8 に、代表的なアプリケーション回路におけるウェーブ・ドライブの巻線電流波形とデジタル制御信号を示します。


2 相オン・フルステップ・ドライブ

巻線 A および B を “AB A*B A*B* AB* AB ...” のシーケンスで励磁し、モータをフルステップ進めることができます。このシーケンスでは両方の巻線が常時励磁されているため、ウェーブ・ドライブより高いトルクが発生します。モータは、一方の巻線電流の方向が変わるたびに 1 ステップ進みます。Figure 9 に、代表的なアプリケーション回路におけるこの 2 相オン・ドライブの巻線電流波形とデジタル制御信号を示します。Figure 10 に、1 相の巻線電流波形と電流センス・アンプ出力部の電圧波形を示します。

代表的なアプリケーション (つづき)




上部波形 : 位相 A の巻線電流、1A/div
 下部波形 : 位相 B の巻線電流、1A/div
 時間軸 : 1 ms/div
 *500 ステップ (回転) / 秒




ブレーク A = ブレーク B = 0

FIGURE 8. 1 相オン・ドライブ (ウェーブ・ドライブ) の巻線電流およびデジタル制御信号

代表的なアプリケーション (つぎ)




上部波形：位相 A の巻線電流、1A/div
 下部波形：位相 B の巻線電流、1A/div
 時間軸：1 ms/div
 *500 ステップ (回転)/秒



M4A ~ M1A = M4B ~ M1B = 1
 ブレーク A = ブレーク B = 0

FIGURE 9. 2相オン・ドライブの巻線電流およびデジタル制御信号



上部波形：位相 A の巻線電流、1A/div
 下部波形：位相 A のセンス電圧、5V/div
 時間軸：1 ms/div
 *500 ステップ (回転)/秒

FIGURE 10. 巻線電流と電流センス・アンプ出力部における電圧


代表的なアプリケーション (つづき)

トルク補償なしハーフステップ・ドライブ


巻線 A および B を “ A AB B A*B A* A*B* B* AB* A ... ” のシーケンスで励磁し、モータを 1/2 ステップ (半回転) 進めることができます。

モータは、励磁されている巻線数が変わるたびに 1/2 ステップ進みます。ハーフ・ステッピングではステップの分解能が 2 倍になり

ますが、励磁される巻線数が 2 から 1 に変化するとトルクが約 40% 減少 (1 から 2 に変化すると増大) します。このため、大きなトルク・リップルが発生し、ノイズの多い動作となります。Figure 11 に、代表的なアプリケーション回路におけるこのハーフステップ・ドライブの巻線電流波形とデジタル制御信号を示します。



上部波形 : 位相 A の巻線電流、1A/div
 下部波形 : 位相 B の巻線電流、1A/div
 時間軸 : 1 ms/div
 *500 ステップ (回転) / 秒



ブレーク A = ブレーク B = 0

FIGURE 11. トルク補償なしハーフステップ・ドライブの巻線電流およびデジタル制御信号


代表的なアプリケーション (つづき)

トルク補償付きハーフステップ・ドライブ


巻線に正弦波電流を励磁して、モータを 1/2 ステップ (半回転) 進めることもできます (Figure 12)。図に示すように巻線電流を制御すると、前項のドライブ方法に見られる大きなトルク・リップルなしにステップ分解能が 2 倍になります。モータは、どちらか一方の巻線電流のレベルが変わるたびに 1/2 ステップ進みます。トルク補償付きのハーフステップ・ドライブとして、マイクロ・ステッピング・ドライブがあります。マイクロ・ステッピング・ドライブは、ステップ分解能が大幅に増大する利点に加え、フルステップの発振と共振 (モータと負荷の固有共振周波数または低調波で駆動する際に発生) の両方が低減されます。フルステップ・ドライブをマイクロステップのバースト・ドライブに置き換えることで、この両方の利

点が得られます。モータは、フルステップ・ドライブと比較して、より滑らかに静かに回転します。

Figure 13 に、代表的なアプリケーション回路におけるトルク補償付きハーフステップ・ドライブの参照テーブルを示します。フルステップ当たり 90° の電氣的角度をフルステップ当たり 2 マイクロステップで割ると、マイクロステップ当たりの電氣的角度 45° が得られます。したがって、は 45° 刻みで 0 から 315° まで増大します。8 ハーフステップで 360° (1 サイクル) になります。DA(M4A ~ M1A に入力された 2 進数に相当する 10 進数) は、|cos| を 4 ビットに四捨五入することにより得られます。巻線 A の電流極性は DIRECTION A により制御されます。Figure 12 に正弦波の巻線電流を示します。



上部波形 : 位相 A の巻線電流、1A/div
 下部波形 : 位相 B の巻線電流、1A/div
 時間軸 : 2 ms/div
 *500 ステップ (回転) / 秒



ブレーク A = ブレーク B = 0
 $90^\circ \text{ELECTRICAL/FULL STEP} \div 2 \text{ MICROSTEPS/FULL STEP} = 45^\circ \text{ELECTRICAL/MICROSTEP}$

FIGURE 12. トルク補償付きハーフステップ・ドライブにおける巻線電流およびデジタル制御信号

代表的なアプリケーション (つづき)


	α	$ \cos(\alpha) $	D A	DIRECTION A	$ \sin(\alpha) $	D B	DIRECTION B
	0°	1	15	1	0	0	1
FORWARD	45°	0.707	11	1	0.707	11	1
↓	90°	0	0	0	1	15	1
	135°	0.707	11	0	0.707	11	1
	180°	1	15	0	0	0	0
↑	225°	0.707	11	0	0.707	11	0
REVERSE	270°	0	0	1	1	15	0
	315°	0.707	11	1	0.707	11	0
	REPEAT						

FIGURE 13. トルク補償付きハーフステップ・ドライブの参照テーブル

代表的なアプリケーション (つづき)

トルク補償付き 1/4 ステップ・ドライブ

Figure 14 にトルク補償付き 1/4 ステップ・ドライブ (フルステップ当たり 4 マイクロステップ) の巻線電流波形と参照テーブルを示します。



上部波形 : 位相 A の巻線電流、1A/div

下部波形 : 位相 B の巻線電流、1A/div

時間軸 : 2ms/div

*250 ステップ / 秒



$90^\circ \text{ELECTRICAL} / \text{FULL STEP} \div 4 \text{ MICROSTEPS} / \text{FULL STEP} = 22.5^\circ \text{ELECTRICAL} / \text{MICROSTEP}$

	α	$ \cos(\alpha) $	D A	DIRECTION A	$ \sin(\alpha) $	D B	DIRECTION B
	0.0°	1	15	1	0	0	1
FORWARD	22.5°	0.924	14	1	0.383	6	1
↓	45.0°	0.707	11	1	0.707	11	1
	67.5°	0.383	6	1	0.924	14	1
	90.0°	0	0	0	1	15	1
	112.5°	0.383	6	0	0.924	14	1
	135.0°	0.707	11	0	0.707	11	1
	157.5°	0.924	14	0	0.383	6	1
	180.0°	1	15	0	0	0	0
	202.5°	0.924	14	0	0.383	6	0
	225.0°	0.707	11	0	0.707	11	0
	247.5°	0.383	6	0	0.924	14	0
	270.0°	0	0	1	1	15	0
↑	292.5°	0.383	6	1	0.924	14	0
REVERSE	315.0°	0.707	11	1	0.707	11	0
	337.5°	0.924	14	1	0.383	6	0
	REPEAT						


ブレーク A = ブレーク B = 0

FIGURE 14. トルク補償付き 1/4 ステップ・ドライブの巻線電流および参照テーブル

テスト回路およびスイッチング時間の定義



外形寸法図 特記のない限り inches (millimeters)



15-Lead TO-220 Power Package (T)
Order Number LMD18245T
NS Package Number TA15A

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナル セミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売が使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは支持するものをいい、ラベルにより表示される使用方法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えたと予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランドや製品名は各権利所有者の商標または登録商標です。

Copyright © 2007 National Semiconductor Corporation
製品の最新情報については www.national.com をご覧ください。

ナショナル セミコンダクター ジャパン株式会社

本社 / 〒 135-0042 東京都江東区木場 2-17-16 TEL.(03)5639-7300

技術資料 (日本語 / 英語) はホームページより入手可能です。

www.national.com/jpn/

本資料に掲載されているすべての回路の使用に起因する第三者の特許権その他の権利侵害に関して、弊社ではその責を負いません。また掲載内容は予告無く変更されることがありますのでご了承ください。

ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしていません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えたり、保証もしくは承認することを含みません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光が当たる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
 4. 機械的衝撃
 - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上