

ISO674x 汎用強化絶縁型クワッド・チャンネルデジタル・アイソレータ、堅牢な EMC

1 特長

- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能: [ISO6740](#)、[ISO6741](#)、[ISO6742](#)
- 50Mbps のデータ・レート
- 堅牢な絶縁バリア:
 - 1500V_{RMS} の動作電圧での長い寿命
 - 最高 5000V_{RMS} の絶縁定格
 - 最高 10kV のサージ耐量
 - CMTI: ±150kV/μs (標準値)
- 広い電源電圧範囲: 1.71V~1.89V、2.25V~5.5V
- 1.71V から 5.5V への電圧変換
- デフォルト出力 High (ISO674x) と Low (ISO674xF) を選択可能
- 広い温度範囲: -40°C~125°C
- チャンネルごとに 1.6mA (標準値、1Mbps の場合)
- 小さい伝搬遅延時間: 11ns (標準値)
- 堅牢な電磁両立性 (EMC)
 - システム・レベルの ESD、EFT、サージ耐性
 - 絶縁バリアの両側で ±8kV の IEC 61000-4-2 接触放電保護
 - 低い放射
- Wide-SOIC (DW-16) パッケージ
- 安全関連の認証:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577 部品認定プログラム
 - IEC 62368-1、IEC 61010-1、IEC 60601-1
 - GB 4943.1

2 アプリケーション

- 電源
- 電力網、電力量計
- モータ・ドライブ
- ファクトリ・オートメーション
- ビル・オートメーション
- ライティング
- 家電製品

3 概要


ISO674x デバイスは、UL 1577 準拠の最大 5000V_{RMS} の絶縁定格を必要とするコスト重視のアプリケーションに理想的な高性能クワッド・チャンネル・デジタル・アイソレータです。これらのデバイスは VDE、TUV、CSA、CQC の認定も受けています。

ISO674x デバイスは、CMOS または LVCMOS デジタル I/O を絶縁しながら、高い電磁気耐性と低い放射を低消費電力で実現します。各絶縁チャンネルは、テキサス・インスツルメンツの二重容量性二酸化ケイ素 (SiO₂) 絶縁バリアで分離されたロジック入力および出力バッファを備えています。このデバイスにはイネーブル・ピンがあり、対応する出力を高インピーダンスに移行して、マルチマスタ駆動アプリケーションに使用できます。ISO6740 デバイスは 4 チャンネルすべてが同じ方向、ISO6741 デバイスは 3 つの順方向チャンネルと 1 つの逆方向チャンネルを持ち、ISO6742 デバイスには 2 つの順方向チャンネルと 2 つの逆方向チャンネルがあります。入力電力または入力信号が失われた場合のデフォルト出力は、接尾辞 F のないデバイスでは HIGH、接尾辞 F のあるデバイスでは LOW です。詳細は「[デバイスの機能モード](#)」のセクションを参照してください。

デバイス情報

部品番号 ⁽¹⁾	パッケージ	本体サイズ (公称)
ISO6740, ISO6740F	SOIC (DW)	10.30mm × 7.50mm
ISO6741, ISO6741F		
ISO6742, ISO6742F		

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。



Copyright © 2016, Texas Instruments Incorporated

V_{CCI} = 入力電源、V_{CCO} = 出力電源

GNDI = 入力グラウンド、GND0 = 出力グラウンド

概略回路図



目次

1 特長.....	1	7.20 スイッチング特性 - 1.8V 電源.....	24
2 アプリケーション.....	1	7.21 絶縁特性曲線.....	25
3 概要.....	1	7.22 代表的特性.....	26
4 改訂履歴.....	2	8 パラメータ測定情報.....	28
5 概要 (続き).....	4	9 詳細説明.....	30
6 ピン構成および機能.....	5	9.1 概要.....	30
7 仕様.....	7	9.2 機能ブロック図.....	30
7.1 絶対最大定格.....	7	9.3 機能説明.....	31
7.2 ESD 定格.....	7	9.4 デバイスの機能モード.....	32
7.3 推奨動作条件.....	8	10 アプリケーションと実装.....	34
7.4 熱に関する情報.....	9	10.1 アプリケーション情報.....	34
7.5 電力定格.....	9	10.2 代表的なアプリケーション.....	34
7.6 絶縁仕様.....	10	11 電源に関する推奨事項.....	38
7.7 安全関連認証.....	12	12 レイアウト.....	39
7.8 安全限界値.....	12	12.1 レイアウトのガイドライン.....	39
7.9 電気的特性 - 5V 電源.....	13	12.2 レイアウト例.....	40
7.10 電源電流特性 - 5V 電源.....	14	13 デバイスおよびドキュメントのサポート.....	41
7.11 電気的特性 - 3.3V 電源.....	15	13.1 ドキュメントのサポート.....	41
7.12 電源電流特性 - 3.3V 電源.....	16	13.2 ドキュメントの更新通知を受け取る方法.....	41
7.13 電気的特性 - 2.5V 電源.....	17	13.3 サポート・リソース.....	41
7.14 電源電流特性 - 2.5V 電源.....	18	13.4 商標.....	41
7.15 電気的特性 - 1.8V 電源.....	19	13.5 静電気放電に関する注意事項.....	41
7.16 電源電流特性 - 1.8V 電源.....	20	13.6 用語集.....	41
7.17 スイッチング特性 - 5V 電源.....	21	14 メカニカル、パッケージ、および注文情報.....	41
7.18 スイッチング特性 - 3.3V 電源.....	22	14.1 付録: パッケージ・オプション.....	42
7.19 スイッチング特性 - 2.5V 電源.....	23	14.2 テープおよびリール情報.....	43

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision F (May 2022) to Revision G (February 2023) Page

• ドキュメント全体を通して標準名を「DIN V VDE V 0884-11:2017-01」から「DIN EN IEC 60747-17 (VDE 0884-17)」に変更.....	1
• ドキュメント全体を通して、IEC/EN/CSA 60950-1 規格への参照を削除.....	1
• ドキュメント全体を通して、すべての標準名から標準リビジョンおよび年への参照を削除.....	1
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大インパルス電圧 V_{IMP} 仕様を追加.....	10
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大サージ絶縁電圧 (V_{IOSM}) 仕様のテスト条件と値を変更....	10
• 見掛けの放電電荷 (q_{PD}) のメソッド b のテスト条件を明確化.....	10
• 最大サージ絶縁電圧を $6250V_{PK}$ から $10000V_{PK}$ に変更.....	12
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して、動作電圧の寿命マージンを 87.5% から 50% に変更、必要な最小絶縁寿命を 37.5 年から 30 年に変更、TDDb あたりの絶縁寿命を 135 年から 36 年に変更.....	36
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して 図 10-8 を変更.....	36

Changes from Revision E (June 2021) to Revision F (May 2022) Page

• CMTI の標準値を $150kV/\mu s$ 、最小値を $100kV/\mu s$ に更新.....	7
---	---

Changes from Revision D (March 2021) to Revision E (June 2021) Page

• 長寿命動作電圧を更新。.....	1
--------------------	---

• 絶縁仕様表 7.6 を、VIOWM 1500Vrms、VIORM 2121Vpk に更新。.....	7
• 安全関連認証の表を更新。.....	7
• スwitching特性の表を、「入力電力損失からのデフォルト出力遅延時間」の行項目のテスト条件で更新。.....	7
• 「電源低電圧スレッシュホールドと周囲温度との関係」のグラフの凡例で、V _{CC1} 立ち下がりのラベルと V _{CC2} 立ち上がりのラベルを切り替え。.....	26
• 代表的なアプリケーションの図を、5.5Viso を反映するように更新。.....	34
• 絶縁寿命予測データの画像を更新。.....	36
• 「電源に関する推奨事項」の SN6505A への参照を SN6505B に更新。.....	38

Changes from Revision C (January 2021) to Revision D (March 2021)	Page
--	-------------

• 「仕様」に ISO6742 のデータを追加.....	7
------------------------------	---

Changes from Revision B (December 2020) to Revision C (January 2021)	Page
---	-------------

• データシートに ISO674x を追加.....	1
----------------------------	---

Changes from Revision A (October 2020) to Revision B (December 2020)	Page
---	-------------

• デバイスのステータスを「量産データ」に更新.....	1
------------------------------	---

Changes from Revision * (August 2020) to Revision A (October 2020)	Page
---	-------------

• Pre-RTM 調整.....	1
-------------------	---

5 概要 (続き)

ISO674x デバイスを絶縁電源と組み合わせて使用することで、UART、SPI、RS-485、RS-232、CAN などのデータ・バスのノイズ電流によって敏感な回路が損傷を受けることを防止できます。革新的なチップ設計およびレイアウト技法により、ISO674x は電磁両立性が大幅に強化されているため、システム・レベルの ESD、EFT、サージ、および放射のコンプライアンスを容易に達成できます。ISO674x デバイス・ファミリーは、16 ピン SOIC ワイド・ボディ (DW) パッケージで供給される、旧世代品に対するピン・ツー・ピン・アップグレード製品です。

6 ピン構成および機能




図 6-1. ISO6740 DW パッケージ 16 ピン SOIC-WB 上面図




図 6-2. ISO6741 DW パッケージ 16 ピン SOIC-WB 上面図




図 6-3. ISO6742 DW パッケージ 16 ピン SOIC-WB 上面図

表 6-1. ピン機能

名称	ピン			I/O	説明
	ISO6740	ISO6741	ISO6742		
EN1	-	7	7	I	出力イネーブル 1。サイド 1 の出力ピンは、EN1 が High またはオープンになるときにイネーブル、EN1 が Low のときは高インピーダンス状態になります。
EN2	10	10	10	I	出力イネーブル 2。サイド 2 の出力ピンは、EN2 が High またはオープンになるときにイネーブル、EN2 が Low のときは高インピーダンス状態になります。
GND1	2、8	2、8	2、8	—	V _{CC1} のグランド接続
GND2	9、15	9、15	9、15	—	V _{CC2} のグランド接続
INA	3	3	3	I	入力、チャンネル A
INB	4	4	4	I	入力、チャンネル B
INC	5	5	12	I	入力、チャンネル C
IND	6	11	11	I	入力、チャンネル D
NC	7	-	-		接続なし
OUTA	14	14	14	O	出力、チャンネル A
OUTB	13	13	13	O	出力、チャンネル B
OUTC	12	12	5	O	出力、チャンネル C
OUTD	11	6	6	O	出力、チャンネル D
V _{CC1}	1	1	1	—	電源、サイド 1
V _{CC2}	16	16	16	—	電源、サイド 2

7 仕様

スイッチング特性の表を、「入力電力損失からのデフォルト出力遅延時間」の行項目のテスト条件で更新

7.1 絶対最大定格

(1)を参照

		最小値	最大値	単位
電源電圧(2)	V _{CC1} から GND1	-0.5	6	V
	V _{CC2} から GND2	-0.5	6	
入力 / 出力電圧	INx から GNDx	-0.5	V _{CCX} + 0.5 (3)	V
	OUTx から GNDx	-0.5	V _{CCX} + 0.5 (3)	
出力電流	I _o	-15	15	mA
温度	動作時の接合部温度、T _J		150	°C
	保存温度、T _{stg}	-65	150	°C

- 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- 差動 I/O バス電圧を除くすべての電圧値は、ローカル・グランド端子 (GND1 または GND2) を基準としており、ピーク電圧値です。
- 最大電圧は 6V 以下である必要があります。

7.2 ESD 定格

		値	単位
V _(ESD)	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン (1)	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン (2)	
		IEC 61000-4-2 準拠の接触放電、絶縁バリア耐性試験 (3) (4)	

- JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- IEC 試験では、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、バリアをはさんで ESD 衝撃を印加します。
- テストは、デバイスの固有接触放電能力を判定するため、気中または油中で実行されます。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
$V_{CC1}^{(1)}$	サイド 1 電源電圧	$V_{CC} = 1.8V^{(3)}$	1.71		1.89	V
$V_{CC1}^{(1)}$	サイド 1 電源電圧	$V_{CC} = 2.5V \sim 5V^{(3)}$	2.25		5.5	V
$V_{CC2}^{(1)}$	サイド 2 電源電圧	$V_{CC} = 1.8V^{(3)}$	1.71		1.89	V
$V_{CC2}^{(1)}$	サイド 2 電源電圧	$V_{CC} = 2.5V \sim 5V^{(3)}$	2.25		5.5	V
V_{CC} (UVLO+)	電源電圧が上昇しているときの UVLO スレッショルド			1.53	1.71	V
V_{CC} (UVLO-)	電源電圧が低下しているときの UVLO スレッショルド		1.1	1.41		V
V_{hys} (UVLO)	電源 UVLO ヒステリシス		0.08	0.13		V
V_{IH}	High レベルの入力電圧		$0.7 \times V_{CCI}^{(2)}$		V_{CCI}	V
V_{IL}	Low レベル入力電圧		0	$0.3 \times V_{CCI}$		V
I_{OH}	High レベル出力電流	$V_{CCO} = 5V^{(2)}$	-4			mA
		$V_{CCO} = 3.3V$	-2			mA
		$V_{CCO} = 2.5V$	-1			mA
		$V_{CCO} = 1.8V$	-1			mA
I_{OL}	Low レベル出力電流	$V_{CCO} = 5V$			4	mA
		$V_{CCO} = 3.3V$			2	mA
		$V_{CCO} = 2.5V$			1	mA
		$V_{CCO} = 1.8V$			1	mA
DR	データ・レート		0		50	Mbps
T_A	周囲温度		-40	25	125	°C

(1) V_{CC1} と V_{CC2} は、互いに独立して設定できます

(2) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CCO} =$ 出力側 V_{CC}

(3) $1.89V < V_{CC1}$ 、 $V_{CC2} < 2.25V$ かつ $1.05V < V_{CC1}$ 、 $V_{CC2} < 1.71V$ のとき、チャネル出力は不定状態です

7.4 熱に関する情報

熱評価基準 ⁽¹⁾		ISO674x	単位
		DW (SOIC)	
		16 ピン	
R _{θJA}	接合部から周囲への熱抵抗	73	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	36.1	°C/W
R _{θJB}	接合部から基板への熱抵抗	40.4	°C/W
Ψ _{JT}	接合部から上面への熱特性パラメータ	17	°C/W
Ψ _{JB}	接合部から基板への熱特性パラメータ	39.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

7.5 電力定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
ISO6740						
P _D	最大消費電力 (両側)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、25MHz 50% デューティ・サイクルの方形波を入力			130.9	mW
P _{D1}	最大消費電力 (1 次側)				33	mW
P _{D2}	最大消費電力 (2 次側)				97.9	mW
ISO6741						
P _D	最大消費電力 (両側)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、25MHz 50% デューティ・サイクルの方形波を入力			134.9	mW
P _{D1}	最大消費電力 (1 次側)				50.8	mW
P _{D2}	最大消費電力 (2 次側)				84.1	mW
ISO6742						
P _D	最大消費電力 (両側)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、25MHz 50% デューティ・サイクルの方形波を入力			137.5	mW
P _{D1}	最大消費電力 (1 次側)				68.75	mW
P _{D2}	最大消費電力 (2 次側)				68.75	mW

7.6 絶縁仕様

パラメータ		テスト条件	値	単位
			DW-16	
CLR	外部空間距離 ⁽¹⁾	空気を介した最短のピン間距離	>8	mm
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	>8	mm
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>17	um
CTI	比較トラッキング指数	DIN EN 60112 (VDE 0303-11)、IEC 60112	>600	V
	材料グループ	IEC 60664-1 による	I	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V_{RMS} が 600V 以下	I-IV	
		定格商用電源 V_{RMS} が 1000V 以下	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (パイボータ)	2121	V_{PK}
V_{IOWM}	最大動作絶縁電圧	AC 電圧、経時絶縁破壊 (TDDb) テスト、 図 10-8 を参照	1500	V_{RMS}
		DC 電圧	2121	V_{DC}
V_{IOTM}	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}$ 、 $t = 60s$ (認定) $V_{TEST} = 1.2 \times V_{IOTM}$ 、 $t = 1s$ (100% 出荷時)	7071	V_{PK}
V_{IMP}	最大インパルス電圧 ⁽³⁾	空気中でテスト、1.2/50 μs 波形、IEC 62368-1 に準拠	7692	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	$V_{IOSM} \geq 1.3 \times V_{IMP}$ 、油中でテスト (認定テスト)、 1.2/50 μs 波形、IEC 62368-1 に準拠	10000	V_{PK}
q_{pd}	見掛けの放電電荷 ⁽⁵⁾	メソッド a、入力 / 出力安全テスト・サブグループ 2/3 の後、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM}$ 、 $t_m = 10s$	≤ 5	pC
		メソッド a、環境テスト・サブグループ 1 の後、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.6 \times V_{IORM}$ 、 $t_m = 10s$	≤ 5	
		メソッド b: ルーチン・テスト (100% 出荷時) および事前条件 設定 (タイプ・テスト) の場合、 $V_{ini} = 1.2 \times V_{IOTM}$ 、 $t_{ini} = 1s$ 、 $V_{pd(m)} = 1.875 \times V_{IORM}$ 、 $t_m = 1s$ (メソッド b1) または $V_{pd(m)} = V_{ini}$ 、 $t_m = t_{ini}$ (メソッド b2)	≤ 5	
C_{IO}	絶縁バリア容量、入力から出力へ ⁽⁶⁾	$V_{IO} = 0.4 \times \sin(2\pi ft)$ 、 $f = 1MHz$	~ 1	pF
R_{IO}	絶縁抵抗 ⁽⁶⁾	$V_{IO} = 500V$ ($T_A = 25^\circ C$ 時)	$> 10^{12}$	Ω
		$V_{IO} = 500V$ ($100^\circ C < T_A \leq 125^\circ C$ 時)	$> 10^{11}$	
		$V_{IO} = 500V$ ($T_S = 150^\circ C$ 時)	$> 10^9$	
	汚染度		2	
	耐候性カテゴリ		40/125/21	
UL 1577				
V_{ISO}	最大絶縁耐性電圧	$V_{TEST} = V_{ISO}$ 、 $t = 60s$ (認定)、 $V_{TEST} = 1.2 \times V_{ISO}$ 、 $t = 1s$ (100% 出荷時)	5000	V_{RMS}

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でインセラタの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、プリント基板上の沿面距離と空間距離が等しくなります。プリント基板上にグループヤリブを設けるなどの技法を使用して、これらの仕様値を大きくすることができます。
- (2) この絶縁素子は、安全定格内の安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する静電放電です。

- (6) 絶縁バリアのそれぞれの側にあるすべてのピンを互いに接続して、2端子のデバイスを構成します。

7.7 安全関連認証

VDE	CSA	UL	CQC	TUV
DIN EN IEC 60747-17 (VDE 0884-17) に従う認証	IEC 62368-1、IEC 61010-1、IEC 60601 に従う認証	UL 1577 部品認定プログラムに従う認証	GB 4943.1 に従う認証	EN 61010-1 および EN 62368-1 に従う認証
最大過渡絶縁電圧: 7071V _{PK} 、 最大反復ピーク絶縁電圧: 2121V _{PK} 、 最大サージ絶縁電圧: 10000V _{PK}	CSA 62368-1、IEC 62368-1、CSA 61010-1、IEC 61010-1 に準拠の 5000V _{RMS} 絶縁、 1000V _{RMS} 基本および 600V _{RMS} 強化動作電圧 (汚染度 2、材料グループ I)、 CSA 60601-1 および IEC 60601-1 に準拠した 5000V _{RMS} 絶縁、2 MOPP による 250V _{RMS}	シングル保護、 5000V _{RMS}	強化絶縁、高度 ≤5000m、 熱帯気候、 最大動作電圧 700V _{RMS}	5000V _{RMS} 強化絶縁、EN 61010-1 および EN 62368-1 に準拠した場合、 最大動作電圧 600V _{RMS} 、 EN 60950-1 に準拠した場合、 最大動作電圧 800V _{RMS}
認証書番号:40040142	マスタ契約書番号:220991	ファイル番号:E181974	認証書番号: CQC21001304083	顧客 ID 番号:077311

7.8 安全限界値

安全限界値 (1) の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DW-16 パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 73°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C			311.4	mA
		R _{θJA} = 73°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C			475.7	
		R _{θJA} = 73°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C			622	mA
		R _{θJA} = 73°C/W、V _I = 1.89V、T _J = 150°C、T _A = 25°C			905.1	
P _S	安全入力、出力、または合計電力	R _{θJA} = 73°C/W、T _J = 150°C、T _A = 25°C			1712.4	mW
T _S	最高安全温度				150	°C

(1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超過してはなりません。これらの限界値は、周囲温度 T_A によって異なります。

表にある接合部から空気への熱抵抗 R_{θJA} は、リードあり表面実装パッケージ用の高 K テスト基板に搭載されているデバイスのものです。これらの式を使って各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P、ここで P は本デバイスで消費される電力です。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S、ここで T_{J(max)} は最大接合部温度です。

P_S = I_S × V_I、ここで V_I は最大入力電圧です。

7.9 電気的特性 - 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -4mA$ 、 図 8-1 を参照	$V_{CCO} - 0.4$ (1)			V
V_{OL}	Low レベル出力電圧	$I_{OL} = 4mA$ 、 図 8-1 を参照			0.4	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング・スレッシヨルド			$0.7 \times V_{CCI}$ (1)		V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング・スレッシヨルド		$0.3 \times V_{CCI}$			V
$V_{I(HYS)}$	入力スレッシヨルド電圧のヒステリシス		$0.1 \times V_{CCI}$			V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ (1)			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ (1)			28	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-28			μA
CMTI	同相過渡耐性	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 8-4 を参照	100	150		kV/us
C_i	入力容量 (2)	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 2MHz$ 、 $V_{CC} = 5V$		2.8		pF

(1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CCO} =$ 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

7.10 電源電流特性 - 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	消費電流	最小値	標準値	最大値	単位	
ISO6740							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6740)、 $V_I = 0V$ (F 接尾辞付き ISO6740)	I_{CC1}		1.6	2.2	mA	
		I_{CC2}		2.1	3.4		
	$V_I = 0V$ (ISO6740)、 $V_I = V_{CC1}$ (接尾辞 F 付き ISO6740)	I_{CC1}		5.8	8		
		I_{CC2}		2.3	3.7		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.7		5.1
			I_{CC2}		2.4		3.8
		10Mbps	I_{CC1}		3.8		5.3
			I_{CC2}		4.8		6.4
		50Mbps	I_{CC1}		4.4	6	
			I_{CC2}		15	17.8	
ISO6741							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6741)、 $V_I = 0V$ (F 接尾辞付き ISO6741)	I_{CC1}		1.9	2.8	mA	
		I_{CC2}		2.2	3.5		
	$V_I = 0V$ (ISO6741)、 $V_I = V_{CC1}$ (接尾辞 F 付きの ISO6741)	I_{CC1}		5.1	7.2		
		I_{CC2}		3.4	5.1		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.6		5.1
			I_{CC2}		3		4.5
		10Mbps	I_{CC1}		4.2		5.8
			I_{CC2}		4.8		6.5
		50Mbps	I_{CC1}		7.3	9.3	
			I_{CC2}		12.6	15.3	
ISO6742							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6742)、 $V_I = 0V$ (F 接尾辞付き ISO6742)	I_{CC1}, I_{CC2}		2.2	3.3	mA	
		I_{CC1}, I_{CC2}		4.4	6.3		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps		3.4	5		
		10Mbps		4.7	6.4		
		50Mbps		10.2	12.5		

(1) V_{CC1} = 入力側 V_{CC}

(2) 電源電流は $ENx = V_{CCx}$ および $ENx = 0V$ の場合に有効

(3) 電源電流は $ENx = V_{CCx}$ の場合に有効

7.11 電気的特性 - 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -2mA$ 、 図 8-1 を参照	$V_{CC0} - 0.2$ ⁽¹⁾			V
V_{OL}	Low レベル出力電圧	$I_{OL} = 2mA$ 、 図 8-1 を参照			0.2	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング・スレッショルド			$0.7 \times V_{CCI}$ ⁽¹⁾		V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング・スレッショルド		$0.3 \times V_{CCI}$			V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$			V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-30			μA
CMTI	同相過渡耐性	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 8-4 を参照	100	150		kV/us
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 2MHz$ 、 $V_{CC} = 3.3V$		2.8		pF

- (1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CC0} =$ 出力側 V_{CC}
 (2) 入力ピンから同じ側のグランドまで測定。

7.12 電源電流特性 - 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	消費電流	最小値	標準値	最大値	単位	
ISO6740							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6740)、 $V_I = 0V$ (F 接尾辞付き ISO6740)	I_{CC1}		1.6	2.2	mA	
		I_{CC2}		2.1	3.3		
	$V_I = 0V$ (ISO6740)、 $V_I = V_{CC1}$ (接尾辞 F 付き ISO6740)	I_{CC1}		5.7	8		
		I_{CC2}		2.3	3.6		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.7		5.1
			I_{CC2}		2.4		3.7
		10Mbps	I_{CC1}		3.8		5.2
			I_{CC2}		4		5.6
		50Mbps	I_{CC1}		4.2	5.7	
			I_{CC2}		11.2	13.8	
ISO6741							
電源電流 - DC 信号 (1)	$V_I = V_{CCI}$ (1)(ISO6741)、 $V_I = 0V$ (F 接尾辞付き ISO6741)	I_{CC1}		1.9	2.7	mA	
		I_{CC2}		2.2	3.4		
	$V_I = 0V$ (ISO6741)、 $V_I = V_{CCI}$ (接尾辞 F 付きの ISO6741)	I_{CC1}		5	7.1		
		I_{CC2}		3.4	5.1		
電源電流 - AC 信号 (2)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.5		5
			I_{CC2}		2.9		4.4
		10Mbps	I_{CC1}		4		5.5
			I_{CC2}		4.2		5.8
		50Mbps	I_{CC1}		6.1	8	
			I_{CC2}		9.7	12.1	
ISO6742							
電源電流 - DC 信号 (2)	$V_I = V_{CCI}$ (1)(ISO6742)、 $V_I = 0V$ (F 接尾辞付き ISO6742)	I_{CC1}, I_{CC2}		2.2	3.3	mA	
	$V_I = 0V$ (ISO6742)、 $V_I = V_{CCI}$ (接尾辞 F 付きの ISO6742)	I_{CC1}, I_{CC2}		4.4	6.3		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}, I_{CC2}		3.4		4.9
		10Mbps	I_{CC1}, I_{CC2}		4.2		5.9
		50Mbps	I_{CC1}, I_{CC2}		8.2		10.3

(1) V_{CCI} = 入力側 V_{CC}

(2) 電源電流は $ENx = V_{CCx}$ および $ENx = 0V$ の場合に有効

(3) 電源電流は $ENx = V_{CCx}$ の場合に有効

7.13 電気的特性 - 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -1mA$ 、 図 8-1 を参照	$V_{CC0} - 0.1$ ⁽¹⁾			V
V_{OL}	Low レベル出力電圧	$I_{OL} = 1mA$ 、 図 8-1 を参照			0.1	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング・スレッショルド			$0.7 \times V_{CCI}$ ⁽¹⁾		V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング・スレッショルド		$0.3 \times V_{CCI}$			V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$			V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-30			μA
CMTI	同相過渡耐性	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 8-4 を参照	100	150		kV/us
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 2MHz$ 、 $V_{CC} = 2.5V$		2.8		pF

- (1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CC0} =$ 出力側 V_{CC}
(2) 入力ピンから同じ側のグランドまで測定。

7.14 電源電流特性 - 2.5V 電源

 $V_{CC1} = V_{CC2} = 2.5\text{ V} \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	消費電流	最小値	標準値	最大値	単位	
ISO6740							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6740)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6740)	I_{CC1}		1.6	2.2	mA	
		I_{CC2}		2.1	3.3		
	$V_I = 0\text{V}$ (ISO6740)、 $V_I = V_{CC1}$ (接尾辞 F 付き ISO6740)	I_{CC1}		5.7	7.9		
		I_{CC2}		2.3	3.6		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}		3.7		5.1
			I_{CC2}		2.3		3.6
		10Mbps	I_{CC1}		3.7	5.1	
			I_{CC2}		3.5	5.1	
		50Mbps	I_{CC1}		4.1	5.6	
			I_{CC2}		9	11.2	
ISO6741							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6741)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6741)	I_{CC1}		1.9	2.7	mA	
		I_{CC2}		2.2	3.4		
	$V_I = 0\text{V}$ (ISO6741)、 $V_I = V_{CC1}$ (接尾辞 F 付きの ISO6741)	I_{CC1}		5	7.1		
		I_{CC2}		3.4	5.1		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}		3.5		5
			I_{CC2}		2.9		4.4
		10Mbps	I_{CC1}		3.9	5.4	
			I_{CC2}		3.8	5.4	
		50Mbps	I_{CC1}		5.5	7.2	
			I_{CC2}		8.1	10.2	
ISO6742							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(ISO6742)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6742)	I_{CC1}, I_{CC2}		2.2	3.3	mA	
		I_{CC1}, I_{CC2}		4.3	6.3		
	$V_I = 0\text{V}$ (ISO6742)、 $V_I = V_{CC1}$ (接尾辞 F 付きの ISO6742)	I_{CC1}, I_{CC2}		3.3	4.8		
		I_{CC1}, I_{CC2}		4	5.6		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}, I_{CC2}		3.3		4.8
		10Mbps	I_{CC1}, I_{CC2}		4		5.6
		50Mbps	I_{CC1}, I_{CC2}		7	9	

 (1) V_{CC1} = 入力側 V_{CC}

 (2) 電源電流は $ENx = V_{CCx}$ および $ENx = 0\text{V}$ の場合に有効

 (3) 電源電流は $ENx = V_{CCx}$ の場合に有効

7.15 電気的特性 - 1.8V 電源

$V_{CC1} = V_{CC2} = 1.8V \pm 5\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -1mA$ 、 図 8-1 を参照	$V_{CC0} - 0.1$ (1)			V
V_{OL}	Low レベル出力電圧	$I_{OL} = 1mA$ 、 図 8-1 を参照			0.1	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング・スレッシヨルド			$0.7 \times V_{CCI}$ (1)		V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング・スレッシヨルド		$0.3 \times V_{CCI}$			V
$V_{I(HYS)}$	入力スレッシヨルド電圧のヒステリシス		$0.1 \times V_{CCI}$			V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ (1)			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ (1)			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-30			μA
CMTI	同相過渡耐性	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 8-4 を参照	100	150		kV/us
C_i	入力容量 (2)	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 2MHz$ 、 $V_{CC} = 1.8V$		2.8		pF

- (1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CC0} =$ 出力側 V_{CC}
 (2) 入力ピンから同じ側のグラウンドまで測定。

7.16 電源電流特性 - 1.8V 電源

 $V_{CC1} = V_{CC2} = 1.8\text{ V} \pm 5\%$ (特に記述のない限り、推奨動作条件を上回る)

パラメータ	テスト条件	消費電流	最小値	標準値	最大値	単位	
ISO6740							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ ⁽¹⁾ (ISO6740)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6740)	I_{CC1}		1.2	1.8	mA	
		I_{CC2}		2	3.4		
	$V_I = 0\text{V}$ (ISO6740)、 $V_I = V_{CC1}$ (接尾辞 F 付き ISO6740)	I_{CC1}		5.1	7.6		
		I_{CC2}		2.2	3.7		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}		3.1		4.7
			I_{CC2}		2.2		3.7
		10Mbps	I_{CC1}		3.2		4.8
			I_{CC2}		3.1		4.6
		50Mbps	I_{CC1}		3.4	5.1	
			I_{CC2}		7	8.9	
ISO6741							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ ⁽¹⁾ (ISO6741)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6741)	I_{CC1}		1.5	2.4	mA	
		I_{CC2}		2	3.4		
	$V_I = 0\text{V}$ (ISO6741)、 $V_I = V_{CC1}$ (接尾辞 F 付きの ISO6741)	I_{CC1}		4.5	6.9		
		I_{CC2}		3.2	5		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}		3.1		4.7
			I_{CC2}		2.7		4.3
		10Mbps	I_{CC1}		3.3		5
			I_{CC2}		3.4		5
		50Mbps	I_{CC1}		4.5	6.3	
			I_{CC2}		6.4	8.3	
ISO6742							
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ ⁽¹⁾ (ISO6742)、 $V_I = 0\text{V}$ (F 接尾辞付き ISO6742)	I_{CC1}, I_{CC2}		1.9	3.1	mA	
	$V_I = 0\text{V}$ (ISO6742)、 $V_I = V_{CC1}$ (接尾辞 F 付きの ISO6742)	I_{CC1}, I_{CC2}		4	6.1		
電源電流 - AC 信号 (3)	すべてのチャンネルが方形波クロック入力 でスイッチング、 $C_L = 15\text{pF}$	1Mbps	I_{CC1}, I_{CC2}		3		4.7
		10Mbps	I_{CC1}, I_{CC2}		3.5		5.2
		50Mbps	I_{CC1}, I_{CC2}		5.6		7.6

 (1) V_{CC1} = 入力側 V_{CC}

 (2) 電源電流は $ENx = V_{CCx}$ および $ENx = 0\text{V}$ の場合に有効

 (3) 電源電流は $ENx = V_{CCx}$ の場合に有効

7.17 スイッチング特性 - 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	100kbps 時		11	18	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $	図 8-1 を参照		0.2	7	ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			6	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				6	ns
t_r	出力信号の立ち上がり時間	図 8-1 を参照		2.6	4.5	ns
t_f	出力信号の立ち下がり時間			2.6	4.5	ns
t_{PHZ}	ディセーブルの伝搬遅延、高インピーダンスに High を出力	図 8-2 を参照		18.6	25.8	ns
t_{PLZ}	ディセーブルの伝搬遅延、高インピーダンスに Low を出力			18.6	25.8	ns
t_{PZH}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに High を出力			14.2	21.1	ns
t_{PZL}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに Low を出力			14.2	21.1	ns
t_{PU}	UVLO から有効な出力データまでの時間				300	μ s
t_{DO}	入力電力損失からのデフォルトの出力遅延時間	VCC が 1.2V を下回る時間から測定。 図 8-3 を参照		0.1	0.3	μ s
t_{ie}	タイム・インターバル・エラー	50Mbps で $2^{16} - 1$ PRBS データ		1		ns

- (1) 別名パルススキュー。
(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

7.18 スイッチング特性 - 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件を上回る)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	100kbps 時		11	18	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $	図 8-1 を参照		0.5	7	ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			6	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				7	ns
t_r	出力信号の立ち上がり時間	図 8-1 を参照		1.6	3.2	ns
t_f	出力信号の立ち下がり時間			1.6	3.2	ns
t_{PHZ}	ディセーブルの伝搬遅延、高インピーダンスに High を出力	図 8-2 を参照		23.2	34.4	ns
t_{PLZ}	ディセーブルの伝搬遅延、高インピーダンスに Low を出力			23.2	34.4	ns
t_{PZH}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに High を出力			16.6	23	ns
t_{PZL}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに Low を出力			16.6	23	ns
t_{PU}	UVLO から有効な出力データまでの時間				300	μ s
t_{DO}	入力電力損失からのデフォルトの出力遅延時間	VCC が 1.2V を下回る時間から測定。 図 8-3 を参照		0.1	0.3	μ s
t_{ie}	タイム・インターバル・エラー	50Mbps で $2^{16} - 1$ PRBS データ		1		ns

(1) 別名パルススキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

7.19 スイッチング特性 - 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5\text{ V} \pm 10\%$ (特に記述のない限り、推奨動作条件を上回る)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	100kbps 時		12	20.5	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $	図 8-1 を参照		0.6	7.1	ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			6	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				7	ns
t_r	出力信号の立ち上がり時間	図 8-1 を参照		2	4	ns
t_f	出力信号の立ち下がり時間			2	4	ns
t_{PHZ}	ディセーブルの伝搬遅延、高インピーダンスに High を出力	図 8-2 を参照		28.1	43	ns
t_{PLZ}	ディセーブルの伝搬遅延、高インピーダンスに Low を出力			28.1	43	ns
t_{PZH}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに High を出力			20.4	36.3	ns
t_{PZL}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに Low を出力			20.4	36.3	ns
t_{PU}	UVLO から有効な出力データまでの時間				300	μs
t_{DO}	入力電力損失からのデフォルトの出力遅延時間	VCC が 1.2V を下回る時間から測定。 図 8-3 を参照		0.1	0.3	μs
t_{ie}	タイム・インターバル・エラー	50Mbps で $2^{16} - 1$ PRBS データ		1		ns

- (1) 別名パルススキュー。
 (2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
 (3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

7.20 スイッチング特性 - 1.8V 電源

$V_{CC1} = V_{CC2} = 1.8\text{ V} \pm 5\%$ (特に記述のない限り、推奨動作条件を上回る)



パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	100kbps 時		15	24	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $	図 8-1 を参照		0.7	8.2	ns
$t_{sk(o)}$	チャンネル間の出力スキュー時間 ⁽²⁾	同方向チャンネル			6	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				8.8	ns
t_r	出力信号の立ち上がり時間	図 8-1 を参照		2.7	5.3	ns
t_f	出力信号の立ち下がり時間			2.7	5.3	ns
t_{PHZ}	ディセーブルの伝搬遅延、高インピーダンスに High を出力	図 8-2 を参照		40.3	63	ns
t_{PLZ}	ディセーブルの伝搬遅延、高インピーダンスに Low を出力			40.3	63	ns
t_{PZH}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに High を出力			30	51.4	ns
t_{PZL}	イネーブルの伝搬遅延、ISO674x の高インピーダンスに Low を出力			30	51.4	ns
t_{PU}	UVLO から有効な出力データまでの時間				300	μs
t_{DO}	入力電力損失からのデフォルトの出力遅延時間	VCC が 1.2V を下回る時間から測定。 図 8-3 を参照		0.1	0.3	μs
t_{ie}	タイム・インターバル・エラー	50Mbps で $2^{16} - 1$ PRBS データ		1		ns

(1) 別名パルススキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

7.21 絶縁特性曲線



7.22 代表的特性




図 7-3. ISO6760 の電源電流とデータ・レートとの関係 (15pF 負荷時)




図 7-4. ISO6760 の電源電流とデータ・レートとの関係 (無負荷時)




図 7-5. ISO6761 の電源電流とデータ・レートとの関係 (15pF 負荷時)




図 7-6. ISO6761 の電源電流とデータ・レートとの関係 (無負荷時)




図 7-7. ISO6762 の電源電流とデータ・レートとの関係 (15pF 負荷時)




図 7-8. ISO6762 の電源電流とデータ・レートとの関係 (無負荷時)




図 7-9. ISO6763 の電源電流とデータ・レートとの関係 (15pF 負荷時)




図 7-10. ISO6763 の電源電流とデータ・レートとの関係 (無負荷時)




図 7-11. HIGH レベル出力電圧と HIGH レベル出力電流との関係




図 7-12. 伝播遅延時間と周囲温度との関係




図 7-13. 電源低電圧スレッシュホールドと周囲温度との関係






図 7-14. LOW レベル出力電圧と LOW レベル出力電流との関係

8 パラメータ測定情報




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR \leq 50kHz、50% デューティ・サイクル、 $t_r \leq 3\text{ns}$ 、 $t_f \leq 3\text{ns}$ 、 $Z_O = 50\Omega$ 。入力ジェネレータ信号を終端するため、入力に 50Ω の抵抗が必要です。実際のアプリケーションでは必要ありません。
- B. $C_L = 15\text{pF}$ で、 $\pm 20\%$ 以内の計測および治具の容量があります。

図 8-1. スwitching特性試験回路と電圧波形




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR \leq 10kHz、50% デューティ・サイクル、 $t_r \leq 3\text{ns}$ 、 $t_f \leq 3\text{ns}$ 、 $Z_O = 50\Omega$ 。
- B. $C_L = 15\text{pF}$ で、 $\pm 20\%$ 以内の計測および治具の容量があります。

図 8-2. 伝搬遅延時間のテスト回路と波形のイネーブル/ディセーブル



- A. C_L = 15pF で、±20% 以内の計測および治具の容量があります。
B. 電源ランプ・レート = 10mV/ns

図 8-3. デフォルトの出力遅延時間テスト回路と電圧波形



- A. C_L = 15pF で、±20% 以内の計測および治具の容量があります。


図 8-4. 同相過渡電圧耐性試験回路

9 詳細説明

9.1 概要

ISO674x ファミリのデバイスは、オン・オフ・キーイング (OOK) 変調方式を使用し、二酸化ケイ素をベースとする絶縁バリアを介してデジタル・データを送信します。トランスミッタは、バリアを介して 1 つのデジタル状態を表す高周波キャリアを送信し、もう 1 つのデジタル状態については信号を送信しません。レシーバは、高度な信号コンディショニングを行ってから信号を復調し、バッファ段経由で出力を生成します。ENx ピンが Low の場合、出力は高インピーダンスになります。ISO674x デバイスには高度な回路技法も使用されており、CMTI 性能を最大化し、高周波キャリアと IO バッファのスイッチングによる放射ノイズを最小化しています。デジタル容量性アイソレータの概念ブロック図である図 9-1 は、代表的なチャンネルの機能ブロック図を示しています。

9.2 機能ブロック図



Copyright © 2016, Texas Instruments Incorporated

図 9-1. デジタル容量性アイソレータの概念ブロック図

オン・オフ・キーイング方式の動作の概念的な詳細を、図 9-2 に示します。




図 9-2. オン・オフ・キーイング (OOK) による変調方式

9.3 機能説明

表 9-1 に、デバイスの機能概要を示します。

表 9-1. デバイスの特長

部品番号	チャンネル方向	最大データ・レート	デフォルト出力	パッケージ	絶縁定格 ⁽¹⁾
ISO6740	正方向 4、 逆方向 0	50Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
ISO6740F	正方向 4、 逆方向 0	50Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
ISO6741	正方向 3、 逆方向 1	50Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
ISO6741F	正方向 3、 逆方向 1	50Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
ISO6742	正方向 2、 逆方向 2	50Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
ISO6742F	正方向 2、 逆方向 2	50Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}

(1) 絶縁定格の詳細については、「[安全関連の認定](#)」を参照してください。

9.3.1 電磁両立性 (EMC) に関する検討事項

過酷な産業用環境で使用される多くのアプリケーションは、静電気放電 (ESD)、電気的高速過渡現象 (EFT)、サージ、電磁放射のような外乱の影響を受けやすくなっています。これらの電磁妨害は、IEC 61000-4-x や CISPR 32 などの国際規格により規制されています。システム・レベルの性能と信頼性は、アプリケーション基板の設計レイアウトに大きく左右されますが、ISO674x ファミリのデバイスは、数多くのチップ・レベルの設計改善を取り入れて、システム全体の堅牢性を高めています。改善項目の一部を以下に示します。

- 入出力信号ピンおよびチップ間のボンド・パッドに、堅牢な ESD 保護セル。
- 電源ピンおよびグランド・ピンに、ESD セルの低抵抗接続。
- 高電圧絶縁コンデンサの性能を強化し、ESD、EFT、サージの各イベントに対する耐性を向上。
- 低インピーダンス・パスを経由して不要な高エネルギー信号をバイパスする、オンチップ・デカップリング・コンデンサの大容量化。
- ガード・リングによって PMOS デバイスと NMOS デバイスを相互に絶縁し、寄生 SCR がトリガされるのを防止。
- 完全差動内部動作を確保し、絶縁バリアをまたぐ同相電流を低減。

9.4 デバイスの機能モード

ISO674x デバイスの機能モードを、表 9-2 に示します。

表 9-2. 機能表

V_{CCI} ⁽¹⁾	V_{CCO}	入力 (INx) ⁽³⁾	出力イネーブル (ENx)	出力 (OUTx)	備考
PU	PU	H	H またはオープン	H	通常動作: チャネルの出力は、入力の論理状態と同じになります。
		L	H またはオープン	L	
		開放	H またはオープン	デフォルト	デフォルト・モード: INx がオープンするとき、対応するチャネル出力はデフォルトのロジック状態に移行します。デフォルトは、ISO674x では High、F 接尾辞付きの ISO674x では Low です。
X	PU	X	L	Z	出力イネーブルの値が Low のとき、出力は高インピーダンスになります。
PD	PU	X	H またはオープン	デフォルト	デフォルト・モード: V_{CCI} に電源が供給されていないとき、チャネル出力は選択されたデフォルト・オプションに基づいたロジック状態になります。デフォルトは、ISO674x では High、F 接尾辞付きの ISO674x では Low です。 V_{CCI} が電源オフから電源オンに移移すると、チャネル出力は入力のロジック状態と同じになります。 V_{CCI} が電源オンから電源オフに移移すると、チャネル出力は選択されているデフォルト状態になります。
X	PD	X	X	不定	V_{CCO} の電源がオフのとき、チャネルの出力は不定です ⁽²⁾ 。 V_{CCO} が電源オフから電源オンに移移すると、チャネル出力は入力のロジック状態と同じになります。

(1) V_{CCI} = 入力側の V_{CC} 、 V_{CCO} = 出力側の V_{CC} 、PU = 電源オン ($V_{CC} \geq 1.71V$)、PD = 電源オフ ($V_{CC} \leq 1.05V$)、X = 無関係、H = High レベル、L = Low レベル、Z = 高インピーダンス

(2) $1.89V < V_{CCI}$ 、 $V_{CCO} < 2.25V$ 、 $1.05V < V_{CCI}$ 、 $V_{CCO} < 1.71V$ のとき、出力の状態は不定です。

(3) 強く駆動される入力信号は、内部保護ダイオードを経由してフローティング V_{CC} に弱い電力を供給し、出力が不定になる可能性があります

9.4.1 デバイス I/O 回路図




図 9-3. デバイス I/O 回路図

10.2.1 設計要件

このデバイスを使用する設計には、表 10-1 に記載されているパラメータを使用します。

表 10-1. 設計パラメータ

パラメータ	値
電源電圧、 V_{CC1} および V_{CC2}	1.71V~1.89V、2.25V~5.5V
V_{CC1} と GND1 との間のデカップリング・コンデンサ	0.1 μ F
V_{CC2} と GND2 との間のデカップリング・コンデンサ	0.1 μ F

10.2.2 詳細な設計手順

ISO674x ファミリのデバイスは、フォトカプラとは異なり、性能向上、バイアス供給、電流制限のために外付け部品を必要としません。動作に必要な外付けバイパス・コンデンサは 2 個のみです。




図 10-2. ISO674x 回路の標準的な接続

10.2.3 アプリケーション曲線

以下に示す、ISO674x ファミリのデバイスの代表的なアイ・ダイアグラムは、50Mbps の最大データ・レートで低ジッタと広いオープン・アイを示しています。




図 10-3. 50Mbps の PRBS $2^{16} - 1$ 、5V、25°Cのアイ・ダイアグラム




図 10-4. 50Mbps の PRBS $2^{16} - 1$ 、3.3V、25°Cのアイ・ダイアグラム




図 10-5. 50Mbps の PRBS $2^{16} - 1$ 、2.5V、25°Cのアイ・ダイアグラム





図 10-6. 50Mbps の PRBS $2^{16} - 1$ 、1.8V、25°Cのアイ・ダイアグラム

10.2.3.1 絶縁寿命

絶縁寿命予測データは、業界標準の TDDB (Time Dependent Dielectric Breakdown、経時絶縁破壊) テスト手法を使用して収集されます。このテストでは、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、その両側に高電圧を印加します。TDDB テストの構成については、図 10-7 を参照してください。この絶縁破壊データは、動作温度範囲で、さまざまな電圧について 60Hz でスイッチングして収集されます。強化絶縁について、VDE 規格では、100 万分の 1 (ppm) 未満の故障率での TDDB (経時絶縁破壊) 予測曲線の使用が求められています。期待される最小絶縁寿命は、規定の動作絶縁電圧において 20 年ですが、VDE の強化絶縁認証には、動作電圧について 20%、寿命について 50% の安全マージンがさらに必要となります。すなわち、規定値よりも 20% 高い動作電圧で、30 年の最小絶縁寿命が必要であることとなります。

図 10-8 に、寿命全体にわたって高電圧ストレスに耐えることができる、絶縁バリアの固有能力を示します。この TDDB データによれば、絶縁バリアの固有能力は $1500V_{RMS}$ 、寿命は 36 年です。パッケージ・サイズ、汚染度、材料グループなど他の要因により、部品の動作電圧がさらに制限される場合があります。DW-16 パッケージの動作電圧は最大 $1500V_{RMS}$ と規定されています。動作電圧が低い場合、対応する絶縁寿命は 36 年よりはるかに長くなります。



Oven at 150 °C

図 10-7. 絶縁寿命測定用のテスト構成




図 10-8. 絶縁寿命予測データ

11 電源に関する推奨事項

データ・レートおよび電源電圧での信頼性の高い動作を確保するため、入力および出力電源ピン (V_{CC1} および V_{CC2}) に $0.1\mu\text{F}$ のバイパス・コンデンサを推奨します。コンデンサは電源ピンにできるだけ近付けて配置してください。アプリケーションで使用できる 1 次側電源が 1 つだけの場合は、トランス・ドライバを使用して 2 次側用の絶縁型電源を生成できます。産業用アプリケーションでは、テキサス・インスツルメンツの [SN6501](#) または [SN6505B](#) を使用してください。このようなアプリケーションでは、『[SN6501 絶縁電源用の変圧器ドライバ](#)』または『[SN6505B-Q1 絶縁型電源用の低ノイズ、1A 変圧器ドライバ](#)』で、電源の詳細な設計とトランスの選択についての推奨事項を参照できます。

12 レイアウト

12.1 レイアウトのガイドライン

コストが最適化された低 EMI PCB の設計を実現するには、最小 2 層が必要です。EMI をさらに改善するために、4 層基板を使用できます (図 12-2 を参照)。4 層基板の層は、上層から下層に向かって、高速信号層、グラウンド・プレーン、電源プレーン、低周波数信号層の順に配置する必要があります。

- 上層に高速パターンを配線することにより、ビアの使用 (およびそれに伴うインダクタンスの発生) を避けて、データ・リンクのトランスミッタおよびレシーバ回路とアイソレータとの間のクリーンな相互接続が可能になります。
- 高速信号層の次の層に、ベタのグラウンド・プレーンを配置することにより、伝送ライン接続のインピーダンスを制御し、リターン電流のための優れた低インダクタンス・パスを実現します。
- グラウンド・プレーンの次の層に、電源プレーンを配置すると、高周波バイパス容量を約 100 pF/インチ² 増加させることができます。
- 最下層に低速の制御信号を配線すれば、通常、これらの信号リンクには、ビアのような不連続性を許容するマージンがあるため、高い柔軟性が得られます。

電源プレーンまたは信号層の追加が必要な場合は、対称性を保つために、第 2 の電源系統またはグラウンド・プレーン系統を層構成に追加します。これにより、基盤の層構成は機械的に安定し、反りを防ぎます。また、各電源系統の電源プレーンとグラウンド・プレーンを互いに近づけて配置できるため、高周波バイパス容量を大幅に増やすことができます。

レイアウトの推奨事項の詳細については、『[デジタル・アイソレータ設計ガイド](#)』を参照してください。

12.1.1 PCB 材料

150Mbps 未満で動作する場合 (または、立ち上がりと立ち下がり時間が 1ns を超える場合)、およびトレース長が 10 以下の場合のデジタル回路基板には、標準の FR-4 UL94V-0 プリント基板を使用します。この PCB は、高周波での誘電損失の低減、吸湿性の低減、強度と剛性の向上、および自己消火性の特性により、安価な代替品よりも推奨されます。

12.2 レイアウト例




図 12-1. レイアウト例




図 12-2. レイアウト例の回路図

13 デバイスおよびドキュメントのサポート

13.1 ドキュメントのサポート

13.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[デジタル・アイソレータ設計ガイド](#)』
- テキサス・インスツルメンツ、『[デジタル・アイソレータ設計ガイド](#)』
- テキサス・インスツルメンツ、『[絶縁の用語集](#)』
- テキサス・インスツルメンツ、『[産業用システムで ESD、EFT、サージの耐性を改善する目的で絶縁を使用する方法](#)』アプリケーション・レポート
- テキサス・インスツルメンツ、『[ADS79xx 12/10/8 ビット、1MSPS、16/12/8/4 チャンネル、シングルエンド、MicroPower、シリアル・インターフェイス ADC](#)』データシート
- テキサス・インスツルメンツ、『[DAC161P997 シングル・ワイヤの 4~20mA ループ用 16 ビット DAC](#)』データシート
- テキサス・インスツルメンツ、『[MSP430G2132 ミックスド・シグナル・マイクロコントローラ](#)』データシート
- テキサス・インスツルメンツ、『[SN6501 絶縁電源用の変圧器ドライバ](#)』データシート
- テキサス・インスツルメンツ、『[TPS76333 低消費電力、150mA、低ドロップアウトのリニア・レギュレータ](#)』データシート

13.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

13.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

13.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

13.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

13.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

14 メカニカル、パッケージ、および注文情報


以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。これらの情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

14.1 付録 : パッケージ・オプション


パッケージ情報

発注可能なデバイス	ステータス ⁽¹⁾	パッケージの種類	パッケージ図	ピン数	パッケージの数量	エコ・プラン ⁽²⁾	リード / ボール仕上げ ⁽⁶⁾	MSL ピーク温度 ⁽³⁾	動作温度 (°C)	デバイス・マーキング ^{(4) (5)}
ISO6740DWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NiPdAu	Level-2-260C-1 YEAR	-40～125	ISO6740
ISO6740FDWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NIPDAU	Level-2-260C-1 YEAR	-40～125	ISO6740F
ISO6741DWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NiPdAu	Level-2-260C-1 YEAR	-40～125	ISO6741
ISO6741FDWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NiPdAu	Level-2-260C-1 YEAR	-40～125	ISO6741F
ISO6742DWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NiPdAu	Level-2-260C-1 YEAR	-40～125	ISO6742
ISO6742FDWR	アクティブ	SOIC	DW	16	2000	グリーン (RoHS 準拠、Sb/Br 非含有)	NiPdAu	Level-2-260C-1 YEAR	-40～125	ISO6742F

14.2 テープおよびリール情報




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




デバイス	パッケージ タイプ	パッケージ 図	ピン数	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 の 象限
ISO6740DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6740FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6741DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6741FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6742DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6742FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1

TAPE AND REEL BOX DIMENSIONS




デバイス	パッケージ・タイプ	パッケージ図	ピン数	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
ISO6740DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6740FDWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6741DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6741FDWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6742DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6742FDWR	SOIC	DW	16	2000	367.0	367.0	45.0



DW0016B

PACKAGE OUTLINE
SOIC - 2.65 mm max height

SOIC



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.


www.ti.com

EXAMPLE BOARD LAYOUT

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


www.ti.com

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC




NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

www.ti.com

14.2 テープおよびリール情報




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ 図	ピン数	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 の 象限
ISO6740DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6740FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6741DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6741FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6742DWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1
ISO6742FDWR	SOIC	DW	16	2000	330.0	24.4	10.9	10.7	2.7	12.0	24.0	Q1

TAPE AND REEL BOX DIMENSIONS




デバイス	パッケージ・タイプ	パッケージ図	ピン数	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
ISO6740DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6740FDWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6741DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6741FDWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6742DWR	SOIC	DW	16	2000	367.0	367.0	45.0
ISO6742FDWR	SOIC	DW	16	2000	367.0	367.0	45.0



DW0016B

PACKAGE OUTLINE
SOIC - 2.65 mm max height

SOIC



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.


www.ti.com

EXAMPLE BOARD LAYOUT

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


www.ti.com

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

www.ti.com

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height


7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224780/A




DW0016B

PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4221009/B 07/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023, Texas Instruments Incorporated