









SN54SC8T595-SEP JAJSTO5 - MARCH 2024

SN54SC8T595-SEP 耐放射線特性、3 ステート出力、ロジック レベル シフタ 搭載、8ビットシフトレジスタ

1 特長

- VID 未定
- 放射線耐性:
 - 125℃において 43MeV-cm²/mg のシングル イベ ント ラッチアップ (SEL) 耐性
 - すべてのウェハー ロットについての 30krad(Si) ま での吸収線量耐性放射線ロット受け入れテスト (TID RLAT)
 - シングル イベント過渡 (SET) 特性:LET = 43MeV-cm²/mg (最大值)
- 幅広い動作範囲:1.2V~5.5V
- 単一電源電圧レベル シフタ:
 - 昇圧変換:
 - 1.2V ~ 1.8V
 - 1.5V~2.5V
 - 1.8V∼3.3V
 - 3.3V~5.0V
 - 降圧変換:
 - 5.0V、3.3V、2.5V から 1.8V
 - 5.0V、3.3V から 2.5V
 - 5.0V~3.3V
- 5.5V 耐圧入力ピン
- 標準ピン配置をサポート
- 5V または 3.3V の V_{CC} で最大 150Mbps
- JESD 17 準拠で 250mA 超のラッチアップ性能
- 宇宙用強化プラスチック
 - 管理されたベースライン
 - Au ボンド ワイヤと NiPdAu リード仕上げ
 - NASA ASTM E595 アウトガス仕様に適合
 - 単一の製造、アセンブリ、テスト施設
 - 長期にわたる製品ライフ サイクル
 - 製品のトレーサビリティ

2 アプリケーション

- デジタル信号のイネーブルまたはディスエーブル
- インジケータ LED の制御
- 通信モジュールとシステムコントローラの間のレベル変 換

3 概要


SN54SC8T595-SEP デバイスには 8 ビットのシリアル イ ン、パラレル アウトのシフト レジスタが搭載されており、8 ビットの D タイプ ストレージ レジスタヘデータを供給しま す。ストレージレジスタはパラレル3ステート出力を備えて います。シフトレジスタとストレージレジスタの両方に、そ れぞれ独立したクロックが供給されます。シフトレジスタは ダイレクトオーバーライディングクリア(SRCLR)入力、シ リアル (SER) 入力、カスケード用シリアル出力 (Q_{H'})を備 えています。出力イネーブル (OE) 入力が HIGH のとき、 出力は高インピーダンス状態になります。 内部レジスタ デ ータは、OE 入力の動作による影響を受けません。出力レ ベルは電源電圧 (V_{CC}) を基準としており、1.8V、2.5V、 3.3V、5V の CMOS レベルをサポートしています。

入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換 (例:1.2V 入力から 1.8V 出力、 1.8V 入力から 3.3V 出力) をサポートします。 また、5V 許 容の入力ピンにより、降圧変換 (例:3.3V から 2.5V 出力) が可能です。

パッケージ情報

		~ 113 TM	
部品番号	パッケージ ⁽¹⁾	パッケージ サイズ (2)	本体サイズ (公称) ⁽³⁾
SN54SC8T595-SEP	PW (TSSOP, 16)	5mm × 6.4mm	5mm × 4.4mm

- 詳細については、セクション 11 を参照してください。 (1)
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます。
- 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



概略論理図 (正論理)



目次

1 特長1	7.4 デバイ
2 アプリケーション1	8 アプリケー:
3 概要1	8.1 アプリ
4 ピン構成および機能4	8.2 代表的
5 仕様5	8.3 電源に
5.1 絶対最大定格5	8.4 レイア
5.2 ESD 定格5	9 デバイスお
5.3 推奨動作条件6	9.1ドキュン
5.4 熱に関する情報6	9.2ドキュン
5.5 電気的特性7	9.3 サポー
5.6 タイミング特性7	9.4 商標
5.7 スイッチング特性8	9.5 静電気
5.8 代表的特性11	9.6 用語集
6 パラメータ測定情報14	10 改訂履歴
7 詳細説明	11 メカニカル
7.1 概要15	11.1 テー
7.2 機能ブロック図15	11.2 メカニ
7.3 機能説明	

7.4 デバイスの機能モード	18
8 アプリケーションと実装	19
8.1 アプリケーション情報	
8.2 代表的なアプリケーション	19
8.3 電源に関する推奨事項	21
8.4 レイアウト	21
9 デバイスおよびドキュメントのサポート	23
9.1ドキュメントのサポート	23
9.2ドキュメントの更新通知を受け取る方法	
9.3 サポート・リソース	23
9.4 商標	
9.5 静電気放電に関する注意事項	23
9.6 用語集	23
10 改訂履歴	23
11 メカニカル、パッケージ、および注文情報	
11.1 テープおよびリール情報	
11.2 メカニカル データ	



4 ピン構成および機能




図 4-1. PW パッケージ、 16 ピン TSSOP (上面図)

表 4-1. ピンの機能

۲	シ	金融 (1)	AV PIT		
名称	番号	種類⁽¹⁾	説明 ····································		
Q _B	1	0	Q _B 出力		
Q _C	2	0	出力		
Q _D	3	0	出力		
Q _E	4	0	Q _E 出力		
Q _F	5	0	Q _F 出力		
Q_G	6	0	Q _G 出力		
Q _H	7	0	Q _H 出力		
GND	8	G	グランド		
Q _H	9	0	シリアル出力、カスケード用に使用可能		
SRCLR	10	I	シフトレジスタ クリア、アクティブ Low		
SRCLK	11	I	シフトレジスタクロック、立ち上がりエッジがトリガされる		
RCLK	12	I	出力レジスタクロック、立ち上がりエッジがトリガされる		
ŌĒ	13	I	出力イネーブル、アクティブ Low		
SER	14	I	シリアル入力		
Q _A	15	0	Q _A 出力		
V _{CC}	16	Р	正電源		

(1) I =入力、O =出力、I/O =入力または出力、G =グランド、P =電源。

English Data Sheet: SCAS992



5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

			最小値	最大値	単位
V _{CC}	電源電圧範囲		-0.5	7	V
Vı	入力電圧範囲 ⁽²⁾	入力電圧範囲(2)			V
Vo	高インピーダンスまたは電源オフサ	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲(2)			V
Vo	出力電圧範囲 ⁽²⁾		-0.5	V _{CC} + 0.5	V
I _{IK}	入力クランプ電流	V _I < - 0.5V		-20	mA
I _{OK}	出力クランプ電流	V_{O} < -0.5 V または V_{O} > V_{CC} + 0.5 V		±20	mA
Io	連続出力電流	$V_O = 0 \sim V_{CC}$		±25	mA
	V _{CC} または GND を通過する連続	出力電流		±50	mA
T _{stg}	保管温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

			値	単位
V	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
V _(ESD)		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	V

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。



5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	パラメータ	条件	最小値	最大値	単位
V _{CC}	電源電圧		1.2	5.5	V
VI	入力電圧		0	5.5	V
Vo	出力電圧		0	V _{CC}	V
		V _{CC} = 1.2V~1.3V	0.78		V
		V _{CC} = 1.65V∼2V	1.1		
V_{IH}	High レベル入力電圧	V _{CC} = 2.25V~2.75V	1.28		V
		V _{CC} = 3V~3.6V	1.45		V
		V _{CC} = 4.5V∼5.5V	2		
		V _{CC} = 1.2V∼1.3V		0.18	
	Low レベル入力電圧	V _{CC} = 1.65V∼2V		0.5	
V_{IL}		V _{CC} = 2.25V~2.75V		0.65	V
		V _{CC} = 3V~3.6V		0.75	
		V _{CC} = 4.5V∼5.5V		0.85	
		V _{CC} = 1.6V~2V		±3	
		V _{CC} = 2.25V~2.75V		±7	
lo	出力電流	V _{CC} = 3.3V∼5.0V		±15	mA
		V _{CC} = 4.5V∼5.5V		±25	
Δt/Δν	入力遷移の立ち上がりまたは立ち 下がりレート	V _{CC} = 1.6V∼5.0V		20	ns/V
T _A	自由空気での動作温度		-55	125	°C

5.4 熱に関する情報

		SN54SC8T595-SEP	
	熱評価基準(1)	PW (TSSOP)	
		16 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	124.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	59.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	69.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	14.8	°C/W
Y_{JB}	接合部から基板への特性パラメータ	69.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。



5.5 電気的特性

自由空気での動作温度範囲内、T_A = 25℃で測定した代表値定格 (特に記述のない限り)。

パラメータ	テスト条件	V _{CC}	最小値	代表值	最大値	単位
	I _{OH} = -50μA	1.2V~5.5V	V _{CC} -0.2			
	I _{OH} = -1mA	1.2V	0.8			
	$I_{OH} = -2mA$	1.65V~2V	1.21	1.7 ⁽¹⁾		
V _{OH}	$I_{OH} = -3mA$	2.25V~2.75V	1.93	2.4 ⁽¹⁾		V
	I _{OH} = -5.5mA	3V~3.6V	2.49	3.08 ⁽¹⁾		
	$I_{OH} = -8mA$	4.5V~5.5V	3.95	4.65 ⁽¹⁾		
	I _{OH} = -24mA	4.5V∼5.5V	3.15			
	I _{OL} = 50μA	1.2V~5.5V			0.1	
	I _{OL} = 1mA	1.2V			0.2	
	I _{OL} = 2mA	1.65V~2V		0.1(1)	0.25	
V _{OL}	I _{OL} = 3mA	2.25V~2.75V		0.1(1)	0.2	V
	I _{OL} = 5.5mA	3V∼3.6V		0.2(1)	0.25	
	I _{OL} = 8mA	4.5V~5.5V		0.3(1)	0.35	
	I _{OL} = 24mA	4.5V~5.5V			0.75	
I _I	V _I = 0V または V _{CC}	0V∼5.5V		±0.1	±1	μΑ
loz	$V_O = V_{CC}$ または GND、 $V_{CC} = 5.5V$	5.5V			±2.5	μΑ
Icc	$V_I = V_{CC}$ または GND、 $I_O = 0$	1.2V~5.5V		2	93	μA
Al	1 つの入力は 0.3V または 3.4V、その他の入力は 0 または V _{CC} 、I _O = 0	5.5V		1.35	1.5	mA
Δl _{CC}	1 つの入力は 0.3V または 1.1V、その他の入力は 0 または V _{CC} 、I _O = 0	1.8V			68	μΑ
C _{PD} (2) (3)	C _L = 50pF , F = 10MHz	1.2V~5.5V			170	pF

- (1) 最も近い公称電圧 (1.8V、2.5V、3.3V、5V) での代表値
- (2) C_{PD} を使用して、チャネルごとの動的な消費電力を決定します。
- (3) $P_D = V_{CC}^2 \times F_I \times (C_{PD} + C_L)$ 、ここで F_I =入力周波数、 C_L =出力負荷容量、 V_{CC} =電源電圧

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	説明	条件	V _{CC}	-55℃~12	単位	
/\/ <i>/</i> //	配切	宋什	▼cc	最小値	最大値	平仏
f _{CLOCK}	クロック周波数		1.2V		1.8	MHz
4	パルス幅	RCLK または SRCLK が High または Low	1.2V	57.4		ns
t _W	/ ハ/レスΨHi	SCRCLR ನ್ Low	1.2V	47.3		ns
	セットアップ時間	SRCLK↑ の前の SER	1.2V	45.8		ns
		RCLK↑ 前の SRCLK↑	1.2V	169.4		ns
t _{su}		RCLK↑ 前に SRCLR が Low	1.2V	180.4		ns
		SRCLK↑ 前の SRCLR が High (非アクティブ)	1.2V	61.2		ns
t _H	ホールド時間	SRCLK↑ 後の SER	1.2V	0		ns
f _{CLOCK}	クロック周波数	1.8V		10.3	MHz	

English Data Sheet: SCAS992



5.6 タイミング特性 (続き)

自由空気での推奨動作温度範囲内 (特に記述のない限り)

.0=.>. >	3× □□	Az lik	V	-55℃~1	単位	
パラメータ	説明	条件	V _{CC}	最小値	最小値 最大値	
•		RCLK または SRCLK が High または Low	1.8V	15.7		ns
t _W	パルス幅	SCRCLR が Low	1.8V	13.5		ns
		SRCLK↑ の前の SER	1.8V	13.2		ns
		RCLK↑ 前の SRCLK↑	1.8V	44.4		ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	1.8V	48.5		ns
		SRCLK↑前の SRCLR が High (非アクティブ)	1.8V	10.1		ns
t _H	ホールド時間	SRCLK↑ 後の SER	1.8V	0.8		ns
f _{CLOCK}	クロック周波数		2.5V		19.8	MHz
		RCLK または SRCLK が High または Low	2.5V	10.9		ns
t_W	パルス幅	SCRCLR が Low	2.5V	10.9		ns
		SRCLK↑ の前の SER	2.5V	9.8		ns
	セットアップ時間	RCLK↑ 前の SRCLK↑	2.5V	25.3		ns
t _{SU}		RCLK↑ 前に SRCLR が Low	2.5V	28.9		ns
		SRCLK↑前の SRCLR が High (非アクティブ)	2.5V	6.8		ns
t _H	ホールド時間	SRCLK↑ 後の SER	2.5V	0.6		ns
f _{CLOCK}	クロック周波数		3.3V		29.3	MHz
•	्र न वि	RCLK または SRCLK が High または Low	3.3V	9.6		ns
t _W	パルス幅	SCRCLR が Low	3.3V	9.7		ns
		SRCLK↑ の前の SER	3.3V	8.5		ns
		RCLK↑ 前の SRCLK↑	3.3V	18.7		ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	3.3V	21.8		ns
		SRCLK↑前の SRCLR が High (非アクティブ)	3.3V	5.7		ns
t _H	ホールド時間	SRCLK↑ 後の SER	3.3V	0.5		ns
f _{CLOCK}	クロック周波数		5V		58.3	MHz
•		RCLK または SRCLK が High または Low	5V	9		ns
t _W	パルス幅	SCRCLR が Low	5V	9.2		ns
		SRCLK↑ の前の SER	5V	6.8		ns
		RCLK↑ 前の SRCLK↑	5V	14.5		ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	5V	15.7		ns
		SRCLK↑前の SRCLR が High (非アクティブ)	5V	5		ns
t _H	ホールド時間	SRCLK↑ 後の SER	5V	0.4		ns
	1	i de la companya de	i .			

5.7 スイッチング特性

自由空気での動作温度範囲内、T_A = 25℃で測定した代表値 (特に記述のない限り)。

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V _{cc}	-55	°C∼125°	С	単位	١
	<i>у</i> п <i>т</i> (<i>/</i> (<i>/</i> (<i>/</i>))		貝仰谷里	▼ CC	最小值	代表値	最大値	中心	
T _{PZL}	OE	Q	CL = 15pF	1.2V	20.7		106.4	ns	

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2024 Texas Instruments Incorporated

8



5.7 スイッチング特性 (続き)

自由空気での動作温度範囲内、T_A = 25℃ で測定した代表値 (特に記述のない限り)。

パラメータ	松片 (オカ)	数占 /山土)	A ## · · · · · · · · · · · · · · · · · ·	V	-55	5℃~125℃	単位
/\/ <i>y</i>	始点 (入力)	終点 (出力)	負荷容量	V _{CC}	最小値	代表値 最大値	平14
T _{PZH}	OE	Q	CL = 15pF	1.2V	20.6	101.2	ns
T _{PLZ}	OE	Q	CL = 15pF	1.2V	19.4	80.3	ns
T _{PHZ}	OE	Q	CL = 15pF	1.2V	20.9	87.7	ns
T _{PLH}	RCLK	QA-QH	CL = 15pF	1.2V	20.4	113.3	ns
T _{PHL}	RCLK	QA-QH	CL = 15pF	1.2V	23.7	194.7	ns
T _{PLH}	SRCLK	QH'	CL = 15pF	1.2V	21.9	109	ns
T _{PHL}	SRCLK	QH'	CL = 15pF	1.2V	25.7	151.8	ns
T _{PHL}	SRCLR	QH'	CL = 15pF	1.2V	29.5	165	ns
T _{PZL}	OE	Q	C _L = 50pF	1.2V	24.4	125.4	ns
T _{PZH}	OE	Q	C _L = 50pF	1.2V	24.2	114.4	ns
T _{PLZ}	OE	Q	C _L = 50pF	1.2V	28.6	92.1	ns
T _{PHZ}	OE	Q	C _L = 50pF	1.2V	30.2	100.1	ns
T _{PLH}	RCLK	QA-QH	C _L = 50pF	1.2V	23.8	125.4	ns
T _{PHL}	RCLK	QA-QH	C _L = 50pF	1.2V	27.3	212.3	ns
T _{PLH}	SRCLK	QH'	C _L = 50pF	1.2V	24.8	121	ns
T _{PHL}	SRCLK	QH'	C _L = 50pF	1.2V	29.2	169.4	ns
T _{PHL}	SRCLR	QH'	C _L = 50pF	1.2V	33	183.7	ns
T _{PZL}	OE	Q	CL = 15pF	1.8V	9.1	32.1	ns
T _{PZH}	OE	Q	CL = 15pF	1.8V	9	31.8	ns
T _{PLZ}	OE	Q	CL = 15pF	1.8V	9	24.8	ns
T _{PHZ}	OE	Q	CL = 15pF	1.8V	9.7	28.4	ns
T _{PLH}	RCLK	QA-QH	CL = 15pF	1.8V	8.4	31.7	ns
T _{PHL}	RCLK	QA-QH	CL = 15pF	1.8V	9.6	47.3	ns
T _{PLH}	SRCLK	QH'	CL = 15pF	1.8V	8.5	31.1	ns
T _{PHL}	SRCLK	QH'	CL = 15pF	1.8V	10	40	ns
T _{PHL}	SRCLR	QH'	CL = 15pF	1.8V	12.2	46.1	ns
T _{PZL}	OE	Q	C _L = 50pF	1.8V	11.4	37.6	ns
T _{PZH}	OE	Q	C _L = 50pF	1.8V	11.1	36.2	ns
T _{PLZ}	OE	Q	C _L = 50pF	1.8V	14.8	32.2	ns
T _{PHZ}	OE	Q	C _L = 50pF	1.8V	15.5	35.6	ns
T _{PLH}	RCLK	QA-QH	C _L = 50pF	1.8V	10.4	36.1	ns
T _{PHL}	RCLK	QA-QH	C _L = 50pF	1.8V	11.9	52.8	ns
T _{PLH}	SRCLK	QH'	C _L = 50pF	1.8V	10	35.4	ns
T _{PHL}	SRCLK	QH'	C _L = 50pF	1.8V	12.2	45.2	ns
T _{PHL}	SRCLR	QH'	C _L = 50pF	1.8V	14.1	51.5	ns
T _{PZL}	OE	Q	CL = 15pF	2.5V	6.1	19.5	ns
T _{PZH}	OE	Q	CL = 15pF	2.5V	6.3	19.3	ns
T _{PLZ}	OE	Q	CL = 15pF	2.5V	5.6	14.4	ns
T _{PHZ}	OE	Q	CL = 15pF	2.5V	6.2	16.8	ns
T _{PLH}	RCLK	QA-QH	CL = 15pF	2.5V	5.4	18.4	ns
T _{PHL}	RCLK	QA-QH	CL = 15pF	2.5V	6.1	26.6	ns
T _{PLH}	SRCLK	QH'	CL = 15pF	2.5V	5.5	16.6	ns



5.7 スイッチング特性 (続き)

自由空気での動作温度範囲内、T_A = 25℃で測定した代表値 (特に記述のない限り)。

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V _{cc}	-55	5°C~125°C		単位
<i>^^/^</i>	始点 (八刀)	於从(四刀)	[] [] [] [] [] [] [] []	V CC	最小值	代表値 最	大値	平加
Г _{РНL}	SRCLK	QH'	CL = 15pF	2.5V	6.4		22.7	ns
T _{PHL}	SRCLR	QH'	CL = 15pF	2.5V	8.1		26.7	
Γ_{PZL}	OE	Q	C _L = 50pF	2.5V	8.1		23.7	
T _{PZH}	OE	Q	C _L = 50pF	2.5V	7.8		22.2	ns
T _{PLZ}	OE	Q	C _L = 50pF	2.5V	9.7		19.7	ns
T _{PHZ}	OE	Q	C _L = 50pF	2.5V	10.1		21.8	ns
T _{PLH}	RCLK	QA-QH	C _L = 50pF	2.5V	6.8		21.3	ns
T _{PHL}	RCLK	QA-QH	C _L = 50pF	2.5V	8		30.6	ns
T _{PLH}	SRCLK	QH'	C _L = 50pF	2.5V	6.7		20.8	ns
T _{PHL}	SRCLK	QH'	C _L = 50pF	2.5V	8		26.3	ns
T _{PHL}	SRCLR	QH'	C _L = 50pF	2.5V	9.6		30.4	ns
T _{PZL}	OE	Q	CL = 15pF	3.3V	5		14.1	ns
T _{PZH}	OE	Q	CL = 15pF	3.3V	5.2		13.6	ns
T _{PLZ}	OE	Q	CL = 15pF	3.3V	4.4		10.3	ns
T _{PHZ}	OE	Q	CL = 15pF	3.3V	4.6		11.8	ns
T _{PLH}	RCLK	QA-QH	CL = 15pF	3.3V	4.3		13.2	ns
T _{PHL}	RCLK	QA-QH	CL = 15pF	3.3V	4.7		18.9	ns
T _{PLH}	SRCLK	QH'	CL = 15pF	3.3V	4.2		12.7	ns
T _{PHL}	SRCLK	QH'	CL = 15pF	3.3V	5		16.1	ns
T _{PHL}	SRCLR	QH'	CL = 15pF	3.3V	6.5		18.7	ns
T _{PZL}	OE	Q	C _L = 50pF	3.3V	6.5		17.3	ns
T _{PZH}	OE	Q	C _L = 50pF	3.3V	6.4		16.4	ns
T _{PLZ}	OE	Q	C _L = 50pF	3.3V	7.5		14.4	ns
T _{PHZ}	OE	Q	C _L = 50pF	3.3V	7.5		15.5	ns
T _{PLH}	RCLK	QA-QH	C _L = 50pF	3.3V	5.4		15.7	ns
T _{PHL}	RCLK	QA-QH	C _L = 50pF	3.3V	6.3		22	ns
T _{PLH}	SRCLK	QH'	C _L = 50pF	3.3V	5.1		14.9	ns
T _{PHL}	SRCLK	QH'	C _L = 50pF	3.3V	6.2		18.9	ns
T _{PHL}	SRCLR	QH'	C _L = 50pF	3.3V	7.8		21.8	ns
T _{PZL}	OE	Q	CL = 15pF	5V	3.8		9.4	ns
T _{PZH}	OE	Q	CL = 15pF	5V	4		9.3	ns
T _{PLZ}	OE	Q	CL = 15pF	5V	3.4		7.5	ns
T _{PHZ}	OE	Q	CL = 15pF	5V	3.8		8.8	ns
T _{PLH}	RCLK	QA-QH	CL = 15pF	5V	3.8		9.5	ns
T _{PHL}	RCLK	QA-QH	CL = 15pF	5V	3.9		13.5	ns
T _{PLH}	SRCLK	QH'	CL = 15pF	5V	3.7		9.3	ns
T _{PHL}	SRCLK	QH'	CL = 15pF	5V	4.3		11.4	ns
T _{PHL}	SRCLR	QH'	CL = 15pF	5V	5		12.5	ns
T _{PZL}	OE	Q	C _L = 50pF	5V	4.9		12	ns
T _{PZH}	OE	Q	C _L = 50pF	5V	4.9		11.6	ns
г _{РLZ}	OE	Q	C _L = 50pF	5V	5.6		10.2	ns
r _{plz} T _{phz}	OE	Q	C _L = 50pF	5V	5.1		11	ns
· FHZ			Jor cobi		J 0.1			113




5.7 スイッチング特性 (続き)

自由空気での動作温度範囲内、T_A = 25℃で測定した代表値 (特に記述のない限り)。

パラメータ	始点 (入力) 終点 (出力)		負荷容量	V _{cc}	-55	単位	
/\/ <i>/</i>	対点 (ノヘノル)	力) 終点 (出力) 負荷容量		▼CC	最小值	代表値 最大値	<u> </u>
T _{PLH}	RCLK	QA-QH	C _L = 50pF	5V	4.7	11.	7 ns
T _{PHL}	RCLK	QA-QH	C _L = 50pF	5V	5.4	15.	3 ns
T _{PLH}	SRCLK	QH'	C _L = 50pF	5V	4.5	1	l ns
T _{PHL}	SRCLK	QH'	C _L = 50pF	5V	5.4	13.	s ns
T _{PHL}	SRCLR	QH'	C _L = 50pF	5V	5.9	14.	3 ns

5.8 代表的特性


T_A = 25℃ (特に記述のない限り)





5.8 代表的特性 (続き)


T_A = 25℃ (特に記述のない限り)






5.8 代表的特性 (続き)

T_A = 25℃ (特に記述のない限り)





English Data Sheet: SCAS992




6パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR≦1MHz、Z_O = 50Ω。


クロック入力の f_{max} は、入力デューティ サイクルが 50% のときの測定値です。

出力は一度に1つずつ測定され、測定するたびに入力が1回遷移します。




(1) CL にはプローブとテスト装置の容量が含まれます。

図 6-1.3 ステート出力の負荷回路



- (1) S1 = 閉、S2 = 開。
- (2) S1 = 開、S2 = 閉。
- (3) t_{PZL} と t_{PZH} の大きい方が t_{en} に相当します。
- (4) t_{PLZ} と t_{PHZ} の大きい方が t_{dis} に相当します。

図 6-3. 電圧波形、伝搬遅延



(1) t_{PLH} と t_{PHL} の大きい方が t_{pd} に相当します。

図 6-2. 電圧波形、伝搬遅延




図 6-4. 電圧波形、入力および出力の遷移時間




7 詳細説明

7.1 概要

SN54SC8T595-SEP デバイスには 8 ビットのシリアル イン、パラレル アウトのシフト レジスタが搭載されており、8 ビットの D タイプ ストレージ レジスタへデータを供給します。ストレージ レジスタはパラレル 3 ステート出力を備えています。シフト レジスタとストレージ レジスタの両方に、それぞれ独立したクロックが供給されます。シフト レジスタはダイレクト オーバーライディング クリア (\overline{SRCLR}) 入力、シリアル (\overline{SER}) 入力、カスケード用シリアル出力 (\overline{OE}) 入力が HIGH のとき、出力は高インピーダンス状態になります。内部レジスタ データは、 \overline{OE} 入力の動作による影響を受けません。出力レベルは電源電圧 (\overline{VCC}) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換 (例:1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートします。また、5V 許容の入力ピンにより、降圧変換 (例:3.3V から 2.5V 出力) が可能です。

7.2 機能ブロック図



7.3 機能説明

7.3.1 SCxT 拡張入力電圧

SN54SC8T595-SEP は、テキサス・インスツルメンツの電圧レベル変換機能内蔵 SCxT 論理デバイス ファミリの製品です。このデバイス ファミリは、昇圧変換に対応するための小さい入力電圧スレッショルドと、降圧変換に対応するための最大 5.5V レベルの信号に耐える入力を持つように設計されています。出力電圧は、「電気的特性」表に記載されているように、常に電源電圧 (V_{CC}) を基準とします。 正常に機能させるには、High 入力状態では規定の $V_{IH(MIN)}$ レベル以下、Low 入力状態では規定の $V_{IL(MAX)}$ 以下に入力信号を保持する必要があります。図 7-1 に、SCxT デバイス ファミリの V_{IH} および V_{II} レベル (代表値) と標準的な CMOS デバイスの電圧レベルを比較のために示します。

入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワーストケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 (R = V ÷ I) を使用して計算されます。

入力に関しては、「推奨動作条件」表の入力遷移時間またはレートで定義されているように、有効なロジック状態の間を入力信号が素早く遷移する必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性が



あります。詳細については、『低速またはフローティング CMOS 入力の影響』アプリケーション レポートを参照してください。

動作中は片時も、入力をオープンのままにすることはできません。未使用の入力は、 V_{CC} または GND に終端させる必要があります。システムが常に入力をアクティブに駆動していない場合は、プルアップまたはプルダウン抵抗を追加して、これらの時間中に有効な入力電圧を供給できます。抵抗値は複数の要因で決まりますが、 $10k\Omega$ の抵抗が推奨され、通常はすべての要件を満たします。




図 7-1. SCxT の入力電圧レベル

7.3.1.1 降圧変換

SN54SC8T595-SEP を使うことで、信号を降圧変換できます。 V_{CC} の印加電圧によって、出力電圧と入力スレッショルドが決まります (「推奨動作条件」と「電気的特性」の表を参照)。

高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC} 、Low 状態では 0V になります。図 7-1 に示すように、High 状態の入力信号は $V_{IH(MAX)}$ を 5.5V の間、Low 状態の入力信号は $V_{IL(MAX)}$ 未満になるようにします。

たとえば、5.0V、3.3V、2.5V で動作するデバイスの標準的 CMOS 入力は、1.8V V_{CC} で動作する 1.8V CMOS 信号に合うように降圧変換できます。 図 7-2 を参照してください。

降圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} 2.5V、3.3V、5.0V からの入力
- 2.5V V_{CC} 3.3V、5.0V からの入力
- 3.3V V_{CC} 5.0V からの入力

7.3.1.2 昇圧変換

SN54SC8T595-SEP を使うことで、入力信号を昇圧変換できます。 V_{CC} の印加電圧によって、出力電圧と入力スレッショルドが決まります (「推奨動作条件」と「電気的特性」の表を参照)。 高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC} 、Low 状態では 0V になります。

入力のスレッショルドが低いため、一般的な値よりもはるかに低い入力 High 状態レベルにも対応できます。たとえば、5V 電源で動作するデバイスの標準 CMOS 入力では、 $V_{\text{IH(MIN)}}$ は 3.5V です。SN54SC8T595-SEP の場合、5V 電源での $V_{\text{IH(MIN)}}$ はわずか 2V であるため、標準的な 2.5V から 5V の信号への昇圧変換が可能です。

Copyright © 2024 Texas Instruments Incorporated



図 7-2 に示すように確実に、High 状態の入力信号が V_{IH(MIN)} を上回り、Low 状態の入力信号が V_{IL(MAX)} を下回るようにしてください。

昇圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} 1.2V からの入力
- 2.5V V_{CC} 1.8V からの入力
- 3.3V V_{CC} 1.8V、2.5V からの入力
- 5.0V V_{CC} 2.5V および 3.3V からの入力




図 7-2. SCxT の昇圧および降圧変換の例

7.3.2 平衡化された CMOS 3 ステート出力

このデバイスには、平衡化された CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスが、これらの 出力が取り得る 3 つの状態です。平衡化という用語は、このデバイスが類似の電流に対するシンクとソースを行えることを 示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上 に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティングノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために10kΩの抵抗を使用できます。

未使用の3ステートCMOS出力は、未接続のままにする必要があります。

7.3.3 クランプ ダイオード構造

このデバイスの出力には正と負の両方のクランプ ダイオードが備わっており、このデバイスの入力には負のクランプ ダイオードのみが備わっています (図 7-3 を参照)。

注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-3. 各入力と出力に対するクランプ ダイオードの電気的配置



7.4 デバイスの機能モード

機能表に、SN54SC8T595-SEP の機能モードを示します。

表 7-1. 機能表

		入力			機能					
SER	SRCLK	SRCLR	RCLK	ŌĒ	1茨肥					
Х	Х	Х	Х	Н	出力 Q _A ~Q _H がディセーブルになります。					
Х	Х	Х	Х	L	出力 Q _A ~Q _H がイネーブルになります。					
Х	Х	L	Х	Х	シフトレジスタがクリアされます。					
L	1	Н	Х	Х	シフトレジスタの最初のステージが Low になります。他 のステージでは、それぞれ前のステージのデータが保 存されます。					
Н	1	Н	Х	Х	シフトレジスタの最初のステージが High になります。 他のステージでは、それぞれ前のステージのデータが 保存されます。					
Х	Х	Н	1	Х	シフト レジスタのデータは、ストレージ レジスタに保存さ れます。					
Х	1	Н	1	Х	シフト レジスタのデータはストレージ レジスタに保存さ れ、その後シフトされます。					



8アプリケーションと実装

注

以下のアプリケーションに関するセクションの情報は、TI の部品仕様の一部ではなく、TI はこれらの情報の正確性や完全性を保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

このアプリケーションでは、SN54SC8T595-SEP を使用して 7 セグメント ディスプレイを制御します。この実装では、シリアル出力を利用し、いくつかの入力信号を組み合わせることで、ディスプレイの制御に必要な I/O ピンの数を 16 個から 4 個に削減します。他の I/O エクスパンダとは異なり、SN54SC8T595-SEP では、制御用の通信インターフェイスは必要ありません。シンプルな GPIO ピンで簡単に動作できます。

ディスプレイをオフにする必要がある場合や、輝度を制御するために PWM 信号に接続する必要がある場合、OE ピンを使用して出力を簡単にディスエーブルにすることができます。ただし、このピンを Low に接続し、SN54SC8T595-SEP の出力をそれに応じて制御してすべての出力をオフにすることができ、必要な I/O を 3 つに減らすことができます。カスケード接続可能な SN54SC8T595-SEP デバイスの数に、実際の制限はありません。デバイスをさらに追加する場合、シリアル出力を以下のシリアル入力に接続し、それに応じてクロックを接続する必要があります。シフトレジスタと出力レジスタを別々に制御することで、次の桁のデータがシフトレジスタにロードされている間に目的の桁を表示できます。

電源投入時、シフトレジスタと出力レジスタの初期状態は不明です。シフトレジスタと出力レジスタを定義された状態にするには、シフトレジスタをクリアしてから、シフトレジスタと出力レジスタにクロックを供給する必要があります。図 8-1 に示すように、シフトレジスタをオールゼロに初期化するため、RC 回路を SRCLR ピンに接続できます。 OE ピンを抵抗でプルアップすることで、出力をハイインピーダンス状態にしたまま上記のプロセスを実行できるため、表示不良の原因となる誤データを防止できます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図



8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正電圧の電源は、SN54SC8T595-SEP のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。 ロジック デバイスは、正の電源から供給される電流のみをソースできます。 「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えないようにしてください。

グランドは、SN54SC8T595-SEP のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (Icc) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN54SC8T595-SEP は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN54SC8T595-SEP は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \ge V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。 High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます。

温度上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 (T_{J(max)}) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、を超えるとロジック Low と見なされ、を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN54SC8T595-SEP へのリーク電流 (「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により $10k\Omega$ の抵抗値がしばしば使用されます。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の2つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

Copyright © 2024 Texas Instruments Incorporated



未使用の出力はフローティングのままにできます。出力を **V**_{CC} またはグランドに直接接続しないようにしてください。 本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

- 1. V_{CC} と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。 レイアウト例を「レイアウト」セクションに示します。
- 2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN54SC8T595-SEP から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
- 3. 出力の抵抗性負荷を $(V_{CC}/I_{O(max)})\Omega$ より大きくします。これを行っても、「絶対最大定格」の最大出力電流に違反することにはなりません。ほとんどの CMOS 入力は、 $M\Omega$ 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
- 4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

8.2.3 アプリケーション曲線




図 8-2. クロック動作を示す概略機能図

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。このデバイスには 0.1μ Fのコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 0.1μ Fと 1μ Fのコンデンサは並列に使用されます。最良の結果を得るには、次のレイアウト例に示すように、バイパスコンデンサを電源端子のできるだけ近くに配置する必要があります。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにしてはいけません。 多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2



つの入力のみを使用したり、4 つのバッファゲートのうち 3 つのみを使用したりする場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

8.4.2 レイアウト例




図 8-3. SN54SC8T595-SEP のレイアウト例



9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と C_{pd} の計算』アプリケーション レポート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーションレポート
- テキサス・インスツルメンツ、『HCMOS 設計上の考慮事項』データシート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴


日付	改訂	注
2024年3月	*	初版

11 メカニカル、パッケージ、および注文情報


以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。



11.1 テープおよびリール情報




TAPE DIMENSIONS KO P1 P




	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ 図	ピン数	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン1の 象 限
PN54SC8T595MPWTSEP	TSSOP	PW	16	250	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1





デバイス	パッケージタイプ	パッケージ図	ピン 数	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
PN54SC8T595MPWTSEP	TSSOP	PW	16	250	356	356	35.0

English Data Sheet: SCAS992




11.2 メカニカル データ

PW0016A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 This drawing is subject to change without notice.
- 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.






EXAMPLE BOARD LAYOUT

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.






EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

 9. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated www.ti.com 6-Apr-2024

PACKAGING INFORMATION

Orderable Device	Status	Package Type	Package Drawing	Pins	Package Qty	Eco Plan	Lead finish/ Ball material	MSL Peak Temp	Op Temp (°C)	Device Marking (4/5)	Samples
							(6)				
PN54SC8T595MPWTSEP	ACTIVE	TSSOP	PW	16	250	TBD	Call TI	Call TI	-55 to 125		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (CI) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.


- (3) MSL, Peak Temp. The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



SMALL OUTLINE PACKAGE



NOTES:


- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

 2. This drawing is subject to change without notice.

 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



SMALL OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE PACKAGE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあら ゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated