









development



SN74AHC125-Q1 JAJSQM4C - JULY 2003 - REVISED APRIL 2024

# SN74AHC125-Q1 車載用、3 ステート出力、クワッド バス バッファ ゲート

# 1 特長

- 車載アプリケーション認定済み
- EPIC™ (Enhanced-Performance Implanted CMOS) プロセス
- 動作範囲:2V~5.5V V<sub>CC</sub>
- JESD 17 準拠で 250mA 超のラッチアップ性能

# 2 アプリケーション

- 流量計
- プログラマブルロジックコントローラ
- パワー オン イーサネット® (PoE)
- モータ駆動および制御
- POS システム

# 3 概要


SN74AHC125-Q1 はクワッド バス バッファ ゲートで、3 ス テート出力の独立したラインドライバを備えています。各 出力は、対応する出力イネーブル (OE) 入力が High のと きディセーブルになります。 OE が Low の場合、該当する ゲートは A 入力からのデータをその Y 出力に渡します。

電源投入または電源オフの間にデバイスを高インピーダ ンス状態にするには、 $\overline{OE}$  をプルアップ抵抗を介して  $V_{CC}$ に接続します。この抵抗の最小値は、ドライバの電流シン ク能力によって決まります。

パッケージ情報

部品番号	パッケージ <sup>1</sup>	パッケージ サイズ <sup>2</sup>		
	D (SOIC, 14)	8.65mm × 6mm		
SN74AHC125-Q1	PW (TSSOP, 14)	5mm × 6.4mm		
	BQA (WQFN, 14)	3mm × 2.5mm		

- 詳細については、セクション 9 を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます。



論理図 (正論理)



# 目次

1	特長	1
	アプリケーション	
3	概要	1
4	ピン構成および機能	3
5	仕様	4
	5.1 絶対最大定格	
	5.2 ESD 定格	4
	5.3 推奨動作条件	4
	5.4 熱に関する情報	5
	5.5 電気的特性	5
	5.6 スイッチング特性、V <sub>CC</sub> = 3.3 V ± 0.3 V	5
	5.7 スイッチング特性、V <sub>CC</sub> = 5 V ± 0.5 V	6
	5.8 ノイズ特性	6
	5.9 動作特性	6

ь	ハフメーグ側走情報	. 1
7	詳細説明	8
	7.1 機能ブロック図	
	7.2 デバイスの機能モード	
8	デバイスおよびドキュメントのサポート	
	8.1ドキュメントのサポート	
	8.2ドキュメントの更新通知を受け取る方法	
	8.3 サポート・リソース	
	8.4 商標	ç
	8.5 静電気放電に関する注意事項	
	8.6 用語集	
9	メカニカル、パッケージ、および注文情報	
	0 改訂履歴	
•	▲ AV H 1 \( \text{INCTITE} \).	•



# 4 ピン構成および機能




図 4-1. D または PW パッケージ、14 ピン SOIC または TSSOP (上面図)




図 4-2. BQA パッケージ、14 ピン WQFN (上面図)

表 4-1. ピンの機能

ピン		## <b>#</b> # (1)	HD 사는		
名称	<b>種類</b> <sup>(1)</sup> 説明				
1 ŌE	1	I	出力イネーブル		
1A	2	I	入力		
1Y	3	0	出力		
2 OE	4	I	出力イネーブル		
2A	5	I	入力		
2Y	6	0	出力		
3 OE	8	I	出力イネーブル		
3A	9	I	入力		
3Y	10	I	出力		
4 OE	13	I	出力イネーブル		
4A	12	I	入力		
4Y	11	0	出力		
GND	7	_	グランド		
V <sub>CC</sub>	14	I	電源電圧		
サーマル パッド	·(2)	_	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。		

- (1) I = 入力、O = 出力
- (2) BQA パッケージのみ。



# 5 仕様

# 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

	·		最小値	最大値	単位
V <sub>CC</sub>	電源電圧範囲		-0.5	7	V
V <sub>I</sub> <sup>1</sup>	入力電圧範囲	入力電圧範囲		7	V
V <sub>O</sub> <sup>1</sup>	出力電圧範囲		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	(V <sub>I</sub> < 0)		-20	mA
I <sub>OK</sub>	出力クランプ電流	$(V_O < 0  $\rlap{$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$		±20	mA
Io	連続出力電流	(V <sub>O</sub> = 0∼V <sub>CC</sub> )		±25	mA
	V <sub>CC</sub> または GND を通過する連続電流			±50	mA
T <sub>stg</sub>	保管温度範囲		-65	150	°C

<sup>(1) 「</sup>絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格 のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶 対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

# 5.2 ESD 定格

			値	単位
V		人体モデル (HBM)、AEC Q100-002 HBM ESD 分類レベル 2 準拠 <sup>(1)</sup>		V
V <sub>(ESD)</sub>	静電放電	デバイス帯電モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4B 準拠	±1000	v
V	<b>松亭+</b> ₩亭	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(2)</sup>	±2000	V
V <sub>(ESD)</sub>	静電放電	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(3)</sup>	±1000	v

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施することを示しています。
- (2) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
- (3) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)1

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧		2	5.5	V
		V <sub>CC</sub> = 2V	1.5		
V <sub>IH</sub>	High レベル入力電圧	V <sub>CC</sub> = 3V	2.1		V
		V <sub>CC</sub> = 5.5V	3.85		
V <sub>IL</sub>		V <sub>CC</sub> = 2V		0.5	
	Low レベル入力電圧	V <sub>CC</sub> = 3V		0.9	V
		V <sub>CC</sub> = 5.5V		1.65	
VI	入力電圧	·	0	5.5	V
Vo	出力電圧		0	V <sub>CC</sub>	V
		V <sub>CC</sub> = 2V		-50	μA
$I_{OH}$	High レベル出力電流	$V_{CC} = 3.3V \pm 0.3V$		-4	mΛ
		$V_{CC} = 5V \pm 0.5V$		-8	mA
		V <sub>CC</sub> = 2V		50	mA
I <sub>OL</sub>	Low レベル出力電流	$V_{CC} = 3.3V \pm 0.3V$		4	m A
		$V_{CC} = 5V \pm 0.5V$		8	mA

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2024 Texas Instruments Incorporated

<sup>(2)</sup> 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。



自由気流での動作温度範囲内 (特に記述のない限り)1

			最小値	最大値	単位
Δt/Δν	1 も悪秘のされしぶりされたけされてぶり1。 1	$V_{CC} = 3.3V \pm 0.3V$		100	ns/V
ΔυΔν	入力遷移の立ち上がりまたは立ち下がりレート	V <sub>CC</sub> = 5V ± 0.5V		20	IIS/V
T <sub>A</sub>	自由空気での動作温度		-40	125	°C

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。 テキサス・インスツルメンツ のアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

# 5.4 熱に関する情報

	熱評価基準	D (SOIC)	PW (TSSOP)	BQA (WQFN)	単位
		14 ピン	14 ピン	14 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗 (1)	86	147.7	88.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

# 5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	二71 久//	V	Т	_ <sub>A</sub> = 25℃		具小店	最大值	来 4÷
	テスト条件	V <sub>CC</sub>	最小値	代表值	最大値	取小胆		単位
		2V	1.9	2		1.9		
	I <sub>OH</sub> = -50μA	3V	2.9	3		2.9		
V <sub>OH</sub>		4.5V	4.4	4.5		4.4		V
	I <sub>OH</sub> = -4mA	3V	2.58			2.48		
	I <sub>OH</sub> = -8mA	4.5V	3.94			3.8		
		2V			0.1		0.1	
	I <sub>OL</sub> = 50μA	3V			0.1		0.1	
V <sub>OL</sub>		4.5V			0.1		0.1	V
	I <sub>OL</sub> = 4mA	3V			0.36		0.5	
	I <sub>OL</sub> = 8mA	4.5V			0.36		0.5	
I <sub>I</sub>	V <sub>I</sub> = 5.5V または GND	0V∼5.5V			±0.1		±1	μΑ
I <sub>OZ</sub>	V <sub>O</sub> = V <sub>CC</sub> または GND	5.5V			±0.25		±2.5	μΑ
I <sub>CC</sub>	$V_I = V_{CC}$ または GND、 $I_O = 0$	5.5V			4		40	μA
Ci	V <sub>I</sub> = V <sub>CC</sub> または GND	5V		4	10			pF

# 5.6 スイッチング特性、V<sub>CC</sub> = 3.3 V ± 0.3 V

自由気流での推奨動作温度範囲内、Vcc = 3.3 V±0.3 V (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	<b>%</b> 上 (川十)	負荷容量	T <sub>A</sub> = 25°0	•	   最小値 最大値	具十倍	単位
	<b>対点 (ババ)</b>	終点 (出力)	貝們谷里	最小値 代表値	最大値	取り旭	取八個	<del>甲</del> 亚
t <sub>PLH</sub>	Α	Y	C <sub>L</sub> = 15pF	5.6	8	1	9.5	ns
t <sub>PHL</sub>		,	C <sub>L</sub> = 15pr =	5.6	8	1	9.5	115
t <sub>PZH</sub>	- OE	Y	C <sub>L</sub> = 15pF	5.4	8	1	9.5	ns
t <sub>PZL</sub>	OL	· ·	OL = 1391	5.4	8	1	9.5	113
t <sub>PHZ</sub>	OE	Y	C <sub>L</sub> = 15pF	7	9.7	1	11.5	ns
$t_{PLZ}$	- OE	,	OL = 1391	7	9.7	1	11.5	113
t <sub>PLH</sub>	A	Υ	C <sub>L</sub> = 50pF	8.1	11.5	1	13	ns
t <sub>PHL</sub>		1	OL - 30pi	8.1	11.5	1	13	115

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

自由気流での推奨動作温度範囲内、V<sub>CC</sub> = 3.3 V±0.3 V (特に記述のない限り) (負荷回路および電圧波形を参照)

.≎=	44 E (1 ±)	<b>めと川</b> (小) なせた目	T <sub>A</sub> = 25℃		最小値 最大値		)){		
パラメータ	始点 (入力)	終点 (出力)	負荷容量	最小値 代表値	最大値	取小旭	取入旭	単位	
t <sub>PZH</sub>	ŌĒ	V	C <sub>1</sub> = 50pF	7.9	11.5	1	13	ne	
t <sub>PZL</sub>	- OE	ī	C <sub>L</sub> = 50pr	7.9	11.5	1	13	ns	
$t_{PHZ}$	OF.	Z OF	OE Y C <sub>1</sub> = 50pF	C <sub>I</sub> = 50pF	9.5	13.2	1	15	ne
t <sub>PLZ</sub>	OL	1	CL = 30pi	9.5	13.2	1	15	ns	

# 5.7 スイッチング特性、V<sub>CC</sub> = 5 V ± 0.5 V

自由気流での推奨動作温度範囲内、Vcc = 5 V±0.5 V (特に記述のない限り) (負荷回路および電圧波形を参照)

	46年(3十)	終点 (出力)	負荷容量	T <sub>A</sub> = 25°0			最大値	ماط کرد ماط کرد	
パラメータ	始点 (入力)	於然(四月) 負債各重		最小値 代表値	最大値	取小胆	取人但	単位	
t <sub>PLH</sub>	А	Y	C <sub>L</sub> = 15pF	3.8	5.5	1	6.5	ns	
t <sub>PHL</sub>		,	OL = 1391	3.8	5.5	1	6.5	113	
t <sub>PZH</sub>	OE	Y	C. = 15pE	3.6	5.1	1	6	ns	
t <sub>PZL</sub>	OE	Y C <sub>L</sub> = 15pF		3.6	5.1	1	6	115	
t <sub>PHZ</sub>	OE	Y	C <sub>L</sub> = 15pF	4.6	6.8	1	8	ns	
t <sub>PLZ</sub>	OL OL	1	CL = 13pi	4.6	6.8	1	8	115	
t <sub>PLH</sub>	A	Y	C = 50pE	5.3	7.5	1	8.5	ns	
t <sub>PHL</sub>		Y $C_L = 50pF$		5.3	7.5	1	8.5	115	
t <sub>PZH</sub>	ŌĒ	Y	C <sub>L</sub> = 50pF	5.1	7.1	1	8	ns	
t <sub>PZL</sub>	OE .	1	CL = 50PF	5.1	7.1	1	8	115	
t <sub>PHZ</sub>	OE	Y	C <sub>L</sub> = 50pF	6.1	8.8	1	10	ne	
t <sub>PLZ</sub>	) OE	1	G <sub>L</sub> = 50pF	6.1	8.8	1	10	ns	

# 5.8 ノイズ特性

 $V_{CC} = 5 \text{ V}, C_L = 50 \text{pF}, T_A = 25 ^{\circ}\text{C}$  (1)

	パラメータ	最小值	最大値	単位
V <sub>OL(P)</sub>	低ノイズ出力、最大動的電圧 VoL		0.8	V
V <sub>OL(V)</sub>	低ノイズ出力、最小動的電圧 VoL		-0.8	V
V <sub>OH(V)</sub>	低ノイズ出力、最小動的電圧 V <sub>OH</sub>	4.4		V
V <sub>IH(D)</sub>	High レベル動的入力電圧	3.5		V
$V_{IL(D)}$	Lowレベル動的入力電圧		1.5	V

(1) 特性は表面実装パッケージのみが対象です。

# 5.9 動作特性

 $V_{CC} = 5V \ T_A = 25^{\circ}C$ 


	パラメータ	,	テスト条件	標準値	単位
$C_{pd}$	電力散逸容量	無負荷	f = 1MHz	14	pF

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2024 Texas Instruments Incorporated



# 6 パラメータ測定情報



- A. CL にはプローブと治具の容量が含まれます。
- B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。 波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。 ただし、出力制御によってディスエーブルされている場合は除きます。
- C. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。 $PRR \le 1MHz$ 、 $Z_0 = 50\Omega$ 、 $t_r \le 3ns$ 、 $t_f \le 3ns$ 。
- D. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

図 6-1. 負荷回路および電圧波形

TEST	S1
t <sub>PLH</sub> /t <sub>PHL</sub>	オープン
t <sub>PLZ</sub> /t <sub>PZL</sub>	V <sub>CC</sub>
t <sub>PHZ</sub> /t <sub>PZH</sub>	GND
オープンドレイン	V <sub>CC</sub>

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信



# 7 詳細説明

# 7.1 機能ブロック図




図 7-1. 論理図 (正論理)




図 7-2. 論理記号

# 7.2 デバイスの機能モード

表 7-1. 機能表 (各バッファ)

	入力	出力 Y			
OE	A	ЩЛ			
L	Н	Н			
L	L	L			
Н	Х	Z			

Copyright © 2024 Texas Instruments Incorporated

English Data Sheet: SCLS525

<sup>†</sup> この記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。



# 8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 8.1 ドキュメントのサポート

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

#### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

#### 8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

イーサネット® is a registered trademark of Xerox Corporation.

すべての商標は、それぞれの所有者に帰属します。

#### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

#### 8.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

# 9 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

#### 10 改訂履歷

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

# Changes from Revision B (June 2023) to Revision C (April 2024)

Page

• データシートに BQA パッケージを追加。......1

# Changes from Revision A (April 2008) to Revision B (June 2023)

Page

- 「パッケージ情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「デバイスの機能モード」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加...... 1
- 「パッケージ情報」表に BQA パッケージを追加......1

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

SN74AHC125-Q1 JAJSQM4C – JULY 2003 – REVISED APRIL 2024



•	PW パッケージの熱特性値を R0JA = 113 から 147.7 に更新、値はすべて℃/W5
•	BQA パッケージの熱特性値を追加: RθJA = 88.3、値はすべて°C/W5

# 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated www.ti.com 23-May-2025

#### PACKAGING INFORMATION

Orderable part number	Status	Material type	Package   Pins	Package qty   Carrier	RoHS	Lead finish/	MSL rating/	Op temp (°C)	Part marking
	(1)	(2)			(3)	Ball material	Peak reflow		(6)
						(4)	(5)		
SN74AHC125QDRG4Q1	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q
SN74AHC125QDRG4Q1.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q
SN74AHC125QPWRG4Q1	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q
SN74AHC125QPWRG4Q1.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q
SN74AHC125QPWRQ1	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	AHC125Q
SN74AHC125QPWRQ1.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	AHC125Q
SN74AHC125QWBQARQ1	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AC125Q
SN74AHC125QWBQARQ1.A	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AC125Q

<sup>(1)</sup> Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

<sup>(2)</sup> Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

<sup>(4)</sup> Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

# PACKAGE OPTION ADDENDUM

www.ti.com 23-May-2025

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

#### OTHER QUALIFIED VERSIONS OF SN74AHC125-Q1:

● Catalog : SN74AHC125

● Enhanced Product : SN74AHC125-EP

• Military : SN54AHC125

NOTE: Qualified Version Definitions:

Catalog - TI's standard catalog product

• Enhanced Product - Supports Defense, Aerospace and Medical Applications


• Military - QML certified for Military and Defense Applications






www.ti.com 13-May-2025

# TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

#### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




#### \*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QWBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1



www.ti.com 13-May-2025




#### \*All dimensions are nominal

7 III dilitionisionis die nominal							
Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74AHC125QWBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0



SMALL OUTLINE INTEGRATED CIRCUIT



#### NOTES:


- 1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm, per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- 5. Reference JEDEC registration MS-012, variation AB.



SMALL OUTLINE INTEGRATED CIRCUIT




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE INTEGRATED CIRCUIT




NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.





SMALL OUTLINE PACKAGE



#### NOTES:


- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



SMALL OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE PACKAGE



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



www.ti.com



PLASTIC QUAD FLATPACK - NO LEAD




#### NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



PLASTIC QUAD FLATPACK - NO LEAD




NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

<sup>6.</sup> Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



# 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated