

# SN74CBTLV3257-EP 低電圧 4 ビット 1:2 FET マルチプレクサ / デマルチプレクサ

## 1 特長

- 管理されたベースライン
  - 単一の組み立て施設
  - 単一のテスト施設
  - 単一の製造施設
- 拡張温度範囲: -55°C~125°C
- 拡張 DMS (Diminishing Manufacturing Sources) サポート
- 拡張製品変更通知
- 認定系譜<sup>(1)</sup>
- 2 つのポート間を 5Ωスイッチで接続
- データ I/O ポートのレール・ツー・レール・スイッチング
- $I_{off}$  により部分的パワーダウン・モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護
  - 人体モデルで 2000V (A114-A)
  - マシン・モデルで 200V (A115-A)

## 2 アプリケーション

- 防衛、航空宇宙、および医療アプリケーションをサポート

(1) JEDEC および業界標準に従った部品認定により、拡張温度範囲にわたって高信頼性の動作を保証します。これには、HAST (Highly Accelerated Stress Test) またはバイアス付き 85/85、温度サイクル、高圧またはバイアスなし HAST、電気移動法、結合部金属間化合物の寿命、複合金型の寿命が含まれますが、これらに限定されません。これらの認定テストは、この部品を規定の性能および環境の制限外で使用することを正当化すると見なされるものではありません。

## 3 概要

SN74CBTLV3257 は、4 ビット、1:2 の高速 FET マルチプレクサおよびデマルチプレクサです。スイッチのオン状態の抵抗が低いため、最小の伝播遅延で接続が可能です。

選択(S)入力により、データフローが制御されます。FET マルチプレクサ/デマルチプレクサは、出力インエーブル ( $\overline{OE}$ ) 入力が HIGH のとき無効になります。

このデバイスは、 $I_{off}$ を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。 $I_{off}$ 機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。


電源オンまたは電源オフ時に高インピーダンス状態を確保するため、 $\overline{OE}$ はプルアップ抵抗経由で  $V_{CC}$ に接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

### 製品情報<sup>(1)</sup>

型番	グレード	パッケージ
CCBTLV3257MPWREP	$T_A = -55^{\circ}\text{C} \sim 125^{\circ}\text{C}$	TSSOP - PW テープ・アンド・リール

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

PW PACKAGE  
(TOP VIEW)



## 目次

1 特長 .....	1	6.4 Switching Characteristics .....	5
2 アプリケーション .....	1	7 Parameter Measurement Information .....	6
3 概要 .....	1	8 デバイスおよびドキュメントのサポート .....	7
4 改訂履歴 .....	2	8.1 ドキュメントの更新通知を受け取る方法 .....	7
5 Pin Configuration and Functions .....	3	8.2 コミュニティ・リソース .....	7
6 Specifications .....	4	8.3 商標 .....	7
6.1 Absolute Maximum Ratings .....	4	8.4 静電気放電に関する注意事項 .....	7
6.2 Recommended Operating Conditions .....	4	8.5 Glossary .....	7
6.3 Electrical Characteristics .....	5	9 メカニカル、パッケージ、および注文情報 .....	8

## 4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### 2008年5月発行のものから更新


### Page

- |  |   |
|--|---|
| • 「注文情報」表を「製品情報」表に 変更 .....  | 1 |
| • 「アプリケーション」セクション、「目次」、「改訂履歴」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクション 追加 ..... | 1 |


## 5 Pin Configuration and Functions

**Table 1. Function Table**

INPUTS		FUNCTION
$\overline{OE}$	S	
L	L	A port = B1 port
L	H	A port = B2 port
H	X	Disconnect



**Figure 1. Logic Diagram (Positive Logic)**



**Figure 2. Simplified Schematic, Each FET Switch**

## 6 Specifications

### 6.1 Absolute Maximum Ratings<sup>(1)</sup>

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
$V_{CC}$	Supply voltage	-0.5	4.6	V
$V_I$	Input voltage <sup>(2)</sup>	-0.5	4.6	V
	Continuous channel current		128	mA
$I_{IK}$	Input clamp current	$V_{IO} < 0$	-50	mA
$\theta_{JA}$	Package thermal impedance	PW package <sup>(3)</sup>	108	°C/W
$T_{stg}$	Storage temperature	-65	150	°C

(1) Stresses beyond those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Conditions* is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) The input and output negative-voltage ratings may be exceeded if the input and output clamp-current ratings are observed.

(3) The package thermal impedance is calculated in accordance with JESD 51-7.

### 6.2 Recommended Operating Conditions<sup>(1)</sup>

		MIN	MAX	UNIT
$V_{CC}$	Supply voltage	2.3	3.6	V
$V_{IH}$	High-level control input voltage	$V_{CC} = 2.3\text{ V to }2.7\text{ V}$	1.7	V
		$V_{CC} = 2.7\text{ V to }3.6\text{ V}$	2	
$V_{IL}$	Low-level control input voltage	$V_{CC} = 2.3\text{ V to }2.7\text{ V}$	0.7	V
		$V_{CC} = 2.7\text{ V to }3.6\text{ V}$	0.8	
$T_A$	Operating free-air temperature	-55	125	°C

(1) All unused control inputs of the device must be held at  $V_{CC}$  or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*.

## 6.3 Electrical Characteristics

over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS		MIN	TYP <sup>(1)</sup>	MAX	UNIT
$V_{IK}$		$V_{CC} = 3 \text{ V}$ , $I_I = -18 \text{ mA}$				-1.2	V
$I_I$		$V_{CC} = 3.6 \text{ V}$ , $V_I = V_{CC}$ or GND				$\pm 1$	$\mu\text{A}$
$I_{off}$		$V_{CC} = 0$ , $V_I$ or $V_O = 0$ to $3.6 \text{ V}$				15	$\mu\text{A}$
$I_{CC}$		$V_{CC} = 3.6 \text{ V}$ , $I_O = 0$ , $V_I = V_{CC}$ or GND				10	$\mu\text{A}$
$\Delta I_{CC}$ <sup>(2)</sup>		Control inputs		$V_{CC} = 3.6 \text{ V}$ , one input at $3 \text{ V}$ , other inputs at $V_{CC}$ or GND		300	$\mu\text{A}$
$C_i$	Control inputs	$V_I = 3 \text{ V}$ or 0			3		pF
$R_{on(Off)}$	A port	$V_O = 3 \text{ V}$ or 0, $\overline{OE} = V_{CC}$			10.5		pF
	B port				5.5		
$R_{on}$ <sup>(3)</sup>		$V_{CC} = 2.3 \text{ V}$ , TYP at $V_{CC} = 2.5 \text{ V}$	$V_I = 0$	$I_I = 64 \text{ mA}$	5	8	$\Omega$
				$I_I = 24 \text{ mA}$	5	8	
			$V_I = 1.7 \text{ V}$	$I_I = 15 \text{ mA}$	27	40	
			$V_{CC} = 3 \text{ V}$	$I_I = 64 \text{ mA}$	5	7	
				$I_I = 24 \text{ mA}$	5	7	
				$I_I = 15 \text{ mA}$	10	15	

(1) All typical values are at  $V_{CC} = 3.3 \text{ V}$  (unless otherwise noted),  $T_A = 25^\circ\text{C}$ .

(2) This is the increase in supply current for each input that is at the specified voltage level, rather than  $V_{CC}$  or GND.

(3) Measured by the voltage drop between the A and the B terminals at the indicated current through the switch. On-state resistance is determined by the lower of the voltages of the two (A or B) terminals.


## 6.4 Switching Characteristics

over recommended operating free-air temperature range (unless otherwise noted) (see [Figure 3](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CC} = 2.5 \text{ V} \pm 0.2 \text{ V}$		$V_{CC} = 3.3 \text{ V} \pm 0.3 \text{ V}$		UNIT
			MIN	MAX	MIN	MAX	
$t_{pd}$	A or B <sup>(1)</sup>	B or A		0.15		0.25	ns
	S	A or B	1.8	8.1	1.8	7.3	
$t_{en}$	S	A or B	1.7	7.5	1.7	6.5	ns
$t_{dis}$	S	A or B	1	6.3	1	6.0	ns
$t_{en}$	$\overline{OE}$	A or B	1.9	7.1	2	6.2	ns
$t_{dis}$	$\overline{OE}$	A or B	1	7.0	1.6	6.5	ns





(1) The propagation delay is the calculated RC time constant of the typical on-state resistance of the switch and the specified load capacitance, when driven by an ideal voltage source (zero output impedance).

## 7 Parameter Measurement Information



TEST	S1
$t_{PLH}/t_{PHL}$	Open
$t_{PLZ}/t_{PZL}$	$2 \times V_{CC}$
$t_{PHZ}/t_{PZH}$	GND

$V_{CC}$	$C_L$	$R_L$	$V_\Delta$
$2.5 V \pm 0.2 V$	30 pF	$500 \Omega$	0.15 V
$3.3 V \pm 0.3 V$	50 pF	$500 \Omega$	0.3 V



- NOTES:
- A.  $C_L$  includes probe and jig capacitance.
  - B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
  - C. All input pulses are supplied by generators having the following characteristics: PRR  $\leq 10$  MHz,  $Z_O = 50 \Omega$ ,  $t_r \leq 2$  ns,  $t_f \leq 2$  ns.
  - D. The outputs are measured one at a time with one transition per measurement.
  - E.  $t_{PLZ}$  and  $t_{PHZ}$  are the same as  $t_{dis}$ .
  - F.  $t_{PZL}$  and  $t_{PZH}$  are the same as  $t_{en}$ .
  - G.  $t_{PLH}$  and  $t_{PHL}$  are the same as  $t_{pd}$ .
  - H. All parameters and waveforms are not applicable to all devices.

**Figure 3. Load Circuit and Voltage Waveforms**

## 8 デバイスおよびドキュメントのサポート

### 8.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.2 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

**TI E2E™ Online Community** *TI's Engineer-to-Engineer (E2E) Community.* Created to foster collaboration among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help solve problems with fellow engineers.

**Design Support** *TI's Design Support* Quickly find helpful E2E forums along with design support tools and contact information for technical support.

### 8.3 商標

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

### 8.4 静電気放電に関する注意事項



すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなバラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

### 8.5 Glossary

[SLYZ022 — TI Glossary.](#)

This glossary lists and explains terms, acronyms, and definitions.

## 9 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CCBTLV3257MPWREP	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-55 to 125	CL257EP	<span style="background-color: red; color: white;">Samples</span>
V62/08615-01XE	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-55 to 125	CL257EP	<span style="background-color: red; color: white;">Samples</span>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.





www.ti.com


## PACKAGE OPTION ADDENDUM

10-Dec-2020

---


**TAPE AND REEL INFORMATION**

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**

\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CCBTLV3257MPWREP	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1


**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CCBTLV3257MPWREP	TSSOP	PW	16	2000	356.0	356.0	35.0


# PACKAGE OUTLINE

PW0016A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



## NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220204/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220204/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、または[ti.com](http://ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TIがこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022, Texas Instruments Incorporated