TEXAS INSTRUMENTS

# TAS5601

www.tij.co.jp JAJS333

# 20Wステレオ（BTL）デジタル・アンプ用パワー・ステージ

## 特　長

- 複数の出力構成をサポート
  - 2×20W（8Ω BTL負荷、18V）
  - 4×10W（4Ω SE負荷、18V）
  - 2×10W（SE）＋1×20W（BTL）（18V）
- 熱特性強化型パッケージ
  - DCA（56ピンHTTSOP）
- 広い電圧範囲：10V ～ 26V
  - ゲート駆動用に別電源が不要
- 高効率のClass-D動作によりヒート・シンクが不要
- 閉ループ出力段アーキテクチャ
  - PSRRの向上により電源性能要件を緩和
  - 高いダンピング係数によって、より緊密で正確なサウンドを実現し、低音応答を向上
  - 電源電圧の変動に対して出力電力を一定に保持
- 差動入力
- 過電圧、低電圧、過熱、短絡に対するエラー通知付きの自己保護回路を内蔵

## アプリケーション

- フラットパネル・テレビ、リアプロジェクション・テレビ、CRTテレビ

## 概　要

TAS5601は、４つのシングルエンド・スピーカー、２つのブリッジ接続スピーカー、またはシングルエンドとブリッジ接続の組み合わせ負荷を駆動できる、20W/チャネルの高効率ステレオ・デジタル・アンプ用パワー・ステージです。TAS5601は、最小4Ωのインピーダンスを持つスピーカーを駆動できます。8Ωの負荷に対して90%以上という高効率により、外部ヒート・シンクは必要ありません。

デジタル・オーディオPWMプロセッサに対する簡単なアプリケーション回路例を下に示します。TAS5601は、短絡保護回路、過熱保護、過電圧保護、および低電圧保護によって、障害から完全に保護されています。障害はプロセッサに通知され、過負荷状態でのデバイスの損傷を防ぐことができます。

アプリケーション回路例




Gate Drive、PowerPAD は、テキサス・インスツルメンツの商標です。

この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ（日本 TI）が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本 TI による和文資料は、あくまでも TI 正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TI および日本 TI は、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

SLAS585A　翻訳版

TEXAS INSTRUMENTS

最新の英語版資料
http://focus.ti.com/lit/ds/symlink/tas5601.pdf

# 静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切な ESD 保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

## ピン配置




## ピン構成

| ピン | | I/O | 説　明 |
|---|---|---|---|
| NO. | 名称 | | |
| 40 | BSD | I/O | チャネルDハイサイドFET用ブートストラップI/O |
| 39 | VCLAMP_CD | – | チャネルCおよびDブートストラップ用の内部電源。電源としては使用せず、デカップリング・コンデンサ以外の部品には接続しないでください。 |
| 38 | BSC | I/O | チャネルCハイサイドFET用ブートストラップI/O |
| 43 | AVCC | – | アナログ電源 |
| 42 | AGND | | アナログ・グランド |
| 8 | DVDD | I | デジタル電源（3V～4.2V）。PWM入力信号調整、$\overline{\text{FAULT}}$、および $\overline{\text{RST}}$ I/Oバッファ用の電源です。 |
| 9 | DGND | I | PWMおよびデジタル入力用のグランド |
| 10 | PWM_AP | I | チャネルA用正オーディオ信号PWM入力（PWM_ANと対称となる必要があります） |
| 11 | PWM_AN | – | チャネルA用負オーディオ信号PWM入力（PWM_APと対称となる必要があります） |
| 12 | PWM_BP | I | チャネルB用正オーディオ信号PWM入力（PWM_BNと対称となる必要があります） |
| 13 | PWM_BN | – | チャネルB用負オーディオ信号PWM入力（PWM_BPと対称となる必要があります） |
| 14 | PWM_CP | I | チャネルC用正オーディオ信号PWM入力（PWM_CNと対称となる必要があります） |
| 15 | PWM_CN | – | チャネルC用負オーディオ信号PWM入力（PWM_CPと対称となる必要があります） |

## ピン構成（続き）

| ピン | | I/O | 説　　明 |
|---|---|---|---|
| NO. | 名称 | | |
| 16 | PWM_DP | I | チャネルD用正オーディオ信号PWM入力（PWM_DNと対称となる必要があります） |
| 17 | PWM_DN | – | チャネルD用負オーディオ信号PWM入力（PWM_DPと対称となる必要があります） |
| 18 | $\overline{\text{RESET}}$ | I | イネーブル/ディスエーブル・ピン<br>$\overline{\text{RESET}}$ = “High” ： 通常動作<br>$\overline{\text{RESET}}$ = “Low” ： リセット･モードに保持 |
| 19 | $\overline{\text{FAULT}}$ | O | 短絡障害<br>$\overline{\text{FAULT}}$ = “High” ： 通常動作<br>$\overline{\text{FAULT}}$ = “Low” ： 出力短絡を検出。$\overline{\text{FAULT}}$は、短絡が検出されるとラッチされ、$\overline{\text{RESET}}$ピンが“Low”になるかVCC電源がオフになるとリセットされます。過熱障害は$\overline{\text{FAULT}}$ピンでは通知されません。 |
| 20 | SE/$\overline{\text{BTL}}$ | I | シングルエンドまたはブリッジ接続出力の選択端子。いずれかの出力がシングルエンド負荷として構成されている場合は、このピンをDVDDに接続する必要があります。2チャネルBTL動作の場合は、GNDに接続します。 |
| 21 | $\overline{\text{THERM_WARN}}$ | O | 過熱警告出力フラグ<br>$\overline{\text{THERM_WARN}}$ = “High” ：通常動作<br>$\overline{\text{THERM_WARN}}$ = “Low”：ジャンクション温度が125℃に達しています。温度が通常範囲に戻ると、自動的にリセットされます。TTLレベルのプッシュプル出力です。 |
| 41 | BYPASS | O | アナログ部のVCC/8リファレンス |
| 47 | BSB | I/O | チャネルBハイサイドFET用ブートストラップI/O |
| 46 | VCLAMP_AB | – | チャネルAおよびBブートストラップ用の内部電源。電源としては使用せず、デカップリング・コンデンサ以外の部品には接続しないでください。 |
| 45 | BSA | I/O | チャネルAハイサイドFET用ブートストラップI/O |
| 4–6 | PVCCA | – | チャネルA出力用正電源 |
| 55, 56 | OUTA | O | チャネルAの1/2 Hブリッジ出力 |
| 1–3 | PGNDA | – | チャネルA出力用電源グランド |
| 48, 49 | PVCCB | – | チャネルB出力用正電源 |
| 52–54 | PGNDB | – | チャネルB出力用電源グランド |
| 50, 51 | OUTB | O | チャネルBの1/2 Hブリッジ出力 |
| 34, 35 | OUTC | O | チャネルCの1/2 Hブリッジ出力 |
| 31–33 | PGNDC | – | チャネルC出力用電源グランド |
| 36, 37 | PVCCC | – | チャネルC出力用正電源 |
| 26–28 | PGNDD | – | チャネルD出力用電源グランド |
| 29, 30 | OUTD | O | チャネルDの1/2 Hブリッジ出力 |
| 23–25 | PVCCD | – | チャネルD出力用正電源 |
| 7, 22, 44 | NC | – | 内部接続なし |
| – | Thermal Pad | | PGNDxに接続 |

## 絶対最大定格(1)

| | | 値 | 単位 |
|---|---|---|---|
| 電源電圧 | $DV_{DD}$ | –0.3 to 5 | V |
| | $AV_{CC}$, $PV_{CC}$ | –0.3 to 30 | V |
| 入力電圧 | $\overline{RESET}$, $\overline{SE/BTL}$, PWM_xP, PWM_xN | –0.3 to $DV_{DD}$ + 0.3 | V |
| 動作温度、$T_A$ | | –40 to 85 | °C |
| 動作接合部温度範囲、$T_J$ | | –40 to 150 | °C |
| 保存温度範囲、$T_{stg}$ | | –65 to 150 | °C |
| リード温度、ケースから1.6mm（1/16インチ）、10秒間 | | 260 | °C |

(1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

## 許容損失

| パッケージ | $T_A$ ≤ 25°C | ディレーティング係数 | $T_A$ = 70°C | $T_A$ = 85°C |
|---|---|---|---|---|
| DCA (56 pin HTSSOP) | 5.5 W | 44 mW/°C | 3.52 W | 2.86 W |

## 推奨動作条件

動作温度範囲内（特に記述のない限り）

| | | | MIN | NOM | MAX | 単位 |
|---|---|---|---|---|---|---|
| 電源電圧、$V_{CC}$ | | PVCCx, AVCC （完全な出力短絡保護のための最小直列インダクタンス5uH） | 10 | | 26 | V |
| | | PVCCx, AVCC （端子との間にインダクタンスなしで出力を短絡から完全に保護） | 10 | | 20 | |
| デジタル・リファレンス電圧 | | DVDD | 3 | 3.3 | 4.2 | V |
| “High” レベル入力電圧、$V_{IH}$ | | PWM_xx, $\overline{RESET}$, SE/ $\overline{BTL}$ | 2 | | | V |
| “Low” レベル入力電圧、$V_{IL}$ | | PWM_xx, $\overline{RESET}$, SE/ $\overline{BTL}$ | | | 0.8 | V |
| “High” レベル出力電圧、$V_{OH}$ | | $\overline{FAULT}$, $\overline{THERM_WARN}$, $I_{OH}$ = 10 μA | DVDD–0.4V | | | V |
| “Low” レベル出力電圧、$V_{OL}$ | | $\overline{FAULT}$, $\overline{THERM_WARN}$, $I_{OL}$ = –10 μA | | | DGND+0.4V | V |
| PWM入力周波数、$f_{PWM}$ | | PWM_xx | 200 | | 400 | kHz |
| 動作温度、$T_A$ | | | –40 | | 85 | °C |
| $R_L$(BTL) | 負荷インピーダンス | 出力フィルタ： L= 22 μH, C = 680 nF | 6.0 | 8 | | Ω |
| $R_L$(SE) | | | 3.2 | 4 | | |
| $R_L$(PBTL) | | | 3.2 | | | |
| Lo(BTL) | 出力フィルタ・インダクタンス | 短絡状態での最小出力インダクタンス | | 10 | | μH |
| Lo (SE) | | | | 10 | | |
| Lo (PBTL) | | | | 10 | | |

## DC電気的特性

$T_A$＝25℃、$V_{CC}$＝24V、$R_L$＝8Ω（特に記述のない限り）

| パラメータ | | 測定条件 | | MIN | TYP | MAX | 単位 |
|---|---|---|---|---|---|---|---|
| $\lvert V_{OS} \rvert$ | Class-D出力オフセット電圧（SEは $V_{CC}$/2 を基準、BTLは出力間で測定） | PWM_xx入力で50%デューティ･サイクルのPWM | | | 26 | 80 | mV |
| $V_{BYPASS}$ | アナログ部の $V_{CC}$/8 リファレンス | 無負荷 | | | $V_{CC}$/8 | | V |
| $I_{IH}$ | “High”レベル入力電流 | PWM_xx, $\overline{RESET}$, SE/$\overline{BTL}$, $V_I$ = DVDD, DVDD = 5 V | | | | 5 | μA |
| $I_{IL}$ | “Low”レベル入力電流 | PWM_xx, $\overline{RESET}$, SE/$\overline{BTL}$, $V_I$ = 0, DVDD = 5 V | | | | 5 | μA |
| $I_{DVDD}$ | DVDD電源電流 | $\overline{RESET}$ = 2.0 V, DVDD = 3.3 V, 無負荷 | | | 11 | 22 | μA |
| $I_{CC}$ | 無信号時電源電流 | $\overline{RESET}$ = 2.0 V 無負荷、$PV_{CC}$ = 18 V | | 19 | 35 | 60 | mA |
| $I_{CC(RESET)}$ | リセット・モードの無信号時電源電流 | $\overline{RESET}$ = 0.8 V, 無負荷、$PV_{CC}$ = 18 V | | | 64 | 216 | μA |
| $R_{DS}$(on) | ドレイン・ソース間オン抵抗 | VCC = 24 V, Io = 500 mA, $T_J$ = 25°C | ハイサイド | | 360 | | mΩ |
| | | | ローサイド | | 330 | | |
| | | | 合計 | | 690 | | |
| $T_{ON}$ | ターンオン時間（SEモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1μF, $\overline{RESET}$ = 2 V, SE/$\overline{BTL}$ = 2V | | | 500 | | ms |
| | ターンオン時間（BTLモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1μF, $\overline{RESET}$ = 2 V, SE/$\overline{BTL}$ = 0.8 V | | | 30 | | |
| $T_{OFF}$ | ターンオフ時間（SEモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1 μF, $\overline{RESET}$ = 0.8 V, SE/$\overline{BTL}$ = 2 V | | | 500 | | ms |
| | ターンオフ時間（BTLモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | C(BYPASS) = 1 μF, $\overline{RESET}$= 0.8 V, $\overline{SE/BTL}$ = 0.8 V | | | 1 | | |

## DC電気的特性

$T_A$＝25℃、$V_{CC}$＝12V、$R_L$＝8Ω（特に記述のない限り）

| パラメータ | | 測定条件 | | MIN | TYP | MAX | 単位 |
|---|---|---|---|---|---|---|---|
| $\lvert V_{OS} \rvert$ | Class-D出力オフセット電圧（SEは $V_{CC}$/2 を基準、BTLは出力間で測定） | PWM_xx入力で50%デューティ･サイクルのPWM | | | 26 | 80 | mV |
| $V_{BYPASS}$ | アナログ部の $V_{CC}$/8 リファレンス | 無負荷 | | | $V_{CC}$/8 | | V |
| $I_{DVDD}$ | DVDD電源電流 | $\overline{RESET}$ = 2.0 V, DVDD = 3.3 V、無負荷 | | | 11 | 22 | μA |
| $I_{CC}$ | 無信号時電源電流 | $\overline{RESET}$ = 2.0 V、無負荷 | | 14 | 28 | 51 | mA |
| $I_{CC(RESET)}$ | リセット・モードの無信号時電源電流 | $\overline{RESET}$ = 0.8 V、無負荷 | | | 64 | 216 | μA |
| $R_{DS}$(on) | ドレイン・ソース間オン抵抗 | VCC = 12 V, Io = 500 mA, $T_J$ = 25°C | ハイサイド | | 360 | | mΩ |
| | | | ローサイド | | 330 | | |
| | | | 合計 | | 690 | | |
| $T_{ON}$ | ターンオン時間（SEモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1μF, $\overline{RESET}$ = 2 V, SE/$\overline{BTL}$ = 2V | | | 500 | | ms |
| | ターンオン時間（BTLモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1μF, $\overline{RESET}$ = 2 V, SE/$\overline{BTL}$ = 0.8 V | | | 30 | | |
| $T_{OFF}$ | ターンオフ時間（SEモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | $C_{(BYPASS)}$ = 1 μF, $\overline{RESET}$ = 0.8 V, SE/$\overline{BTL}$ = 2 V | | | 500 | | ms |
| | ターンオフ時間（BTLモード）、BYPASSピンの電圧が最終値PVCC/8に到達 | C(BYPASS) = 1 μF, $\overline{RESET}$= 0.8 V, SE/$\overline{BTL}$ = 0.8 V | | | 1 | | |

## AC電気的特性

$T_A$＝25℃、$V_{CC}$＝24V、$R_L$＝8Ω（特に記述のない限り）

| パラメータ | | 測定条件 | MIN | TYP | MAX | 単位 |
|---|---|---|---|---|---|---|
| $K_{SVR}$ | 電源リップル除去 | 20Hz～20kHzで200mVppのリップル、BTL、入力で50%デューティサイクルのPWM | | –60 | | dB |
| $P_O$ | 連続出力電力 | BTL – $R_L$ = 8Ω, THD+N = 7%, f = 1 kHz, $V_{CC}$ = 18 V | | 20 | | W |
| | | SE – $R_L$ = 4Ω, THD+N = 10%, f = 1 kHz, $V_{CC}$ = 24 V | | 19 | | |
| THD+N | 全高調波歪＋ノイズ（SE） | $V_{CC}$ = 24 V, f = 1 kHz, Po = 10 W | | 0.08% | | |
| | 全高調波歪＋ノイズ（BTL） | Vcc = 18 V, Rl = 8Ω, f = 1 kHz, Po = 10 W（半分の電力） | | 0.04% | | |
| $V_n$ | 出力積分ノイズ | 20Hz～22kHz、A-補正フィルタ、GD変調 | | 125 | | μV |
| | | | | –78 | | dB |
| | クロストーク | Po = 1 W, f = 1 kHz | –60 | –70 | | dB |
| SNR | 信号/雑音比 | THD+N < 1%での最大出力、f = 1kHz、A-補正、$V_{CC}$ = 18 V | | 99 | | dB |
| | 過熱トリップ点（出力シャットダウン、フォルト非ラッチ） | | | 150 | | °C |
| | 過熱警告トリップ（$\overline{\text{THERM_WARN}}$ ="Low"） | | | 125 | | °C |
| | 熱ヒステリシス | | | 20 | | °C |

## AC電気的特性

$T_A$＝25℃、$V_{CC}$＝12V、$R_L$＝8Ω（特に記述のない限り）

| パラメータ | | 測定条件 | MIN | TYP | MAX | 単位 |
|---|---|---|---|---|---|---|
| $K_{SVR}$ | 電源リップル除去 | 20Hz～20kHzで200mVppのリップル、BTL、入力で50%デューティサイクルのPWM | | –60 | | dB |
| $P_O$ | 連続出力電力 | BTL – $R_L$ = 8Ω, THD+N = 10%, f = 1 kHz, | | 9.5 | | W |
| | | SE – $R_L$ = 4Ω, THD+N = 10%, f = 1 kHz, | | 4.5 | | |
| THD+N | 全高調波歪＋ノイズ（SE） | $V_{CC}$ = 12 V, f = 1 kHz, Po = 2 W（半分の電力） | | 0.04 % | | |
| | 全高調波歪＋ノイズ（BTL） | Vcc = 12 V, Rl = 8Ω, f = 1 kHz, Po = 5 W（半分の電力） | | 0.07 % | | |
| $V_n$ | 出力積分ノイズ | 20Hz～22kHz、A-補正フィルタ、BD変調 | | 125 | | μV |
| | | | | –78 | | dB |
| | クロストーク | Po = 1 W, f = 1 kHz | –60 | –70 | | dB |
| SNR | 信号/雑音比 | THD+N < 1%での最大出力、f = 1kHz、A-補正 | | 96 | | dB |
| | 過熱トリップ点（出力シャットダウン、フォルト非ラッチ） | | | 150 | | °C |
| | 過熱警告トリップ（$\overline{\text{THERM_WARN}}$ ="Low"） | | | 125 | | °C |
| | 熱ヒステリシス | | | 20 | | °C |

## アプリケーション回路




図 1. ブリッジ接続負荷（BTL）のアプリケーション回路例




図 2. シングルエンド（SE）のアプリケーション回路例

## 代表的特性




図3. THD+N 対 周波数（BTL）




図4. THD+N 対 周波数（BTL）




図5. THD+N 対 周波数（BTL）




図6. THD+N 対 出力電力（BTL）

## 代表的特性（続き）




図7. THD+N 対 出力電力（BTL）




図8. THD+N 対 出力電力（BTL）




図9. 効率 対 出力電力（BTL）




図10. 電源電流 対 合計出力電力（BTL）

## 代表的特性（続き）




図11. 出力電力 対 電源電圧（BTL）




図12. クロストーク 対 周波数




図13. クロストーク 対 周波数




図14. THD+N 対 周波数（SE）

## 代表的特性（続き）




図15. THD+N 対 出力電力（SE）




図16. 効率 対 出力電力（SE）

## アプリケーション情報

### クローズド・ループ・パワーステージ特性

TAS5601は、クローズド・ループ・アーキテクチャを採用したPWM入力パワー・ステージです。２次帰還ループにより、電源電圧の変化に合わせてPWM出力デューティ・サイクルが変化します。これにより、電源電圧の変動に対して出力電圧（および出力電力）が一定に保たれます。

オープン・ループ出力段では、出力デューティ・サイクルが入力デューティ・サイクルに等しくなります。電源電圧の変動を補償するようにデューティ・サイクルが変化しないため、出力電圧（および電力）は電源電圧の変動によって変化します。TAS5601のクローズド・ループ・アーキテクチャでは、このように望ましくない影響を避けることができます。

TAS5601のシングルエンド（SE）ゲインは固定され、次のように規定されています。

TAS5601のゲイン＝ 0.13 ／変調レベル（Vrms/%）

変調レベル＝出力段の入力におけるPWM信号のフルスケール変調に対する割合

TAS5601（SE）の電圧レベル（Vrms）＝ 0.13×変調レベル

TAS5601のブリッジ接続（BTL）ゲインは、SEゲインの２倍に等しくなります。

TAS5601（BTL）の電圧レベル（Vrms）＝ 0.26×変調レベル

TAS5706のようなデジタル変調回路では、デフォルトの最大変調制限は97.7%です。フルスケール入力に対して、PWM出力は2.3%と97.7%の間で変化します。これは、フルスケール入力（0dBFS）に対する95.4%の変調レベルに相当します。

例えば、デジタル変調回路にー 20dBFSの信号が与えられ、BTL出力構成で最大変調制限が97.7%の場合、出力電圧（RMS）は次のように計算します。

TAS5601出力電圧＝ 0.1（ー 20dB）×0.26（ゲイン）×95.4（変調レベル）

＝ 2.48 Vrms

$\overline{\text{RESET}}$端子が“High”（>1.9V）の間は、TAS5601のPWM入力にスイッチング信号を供給することも重要です。この条件で入力にスイッチング信号が供給されないと、スピーカーに大きなポップ音が生じる場合があります。TAS5601は、出力をハード・ミュートする（出力が“Low”/“Low”状態になる）変調回路とは互換性がありません。ミュートの場合、変調回路は出力スイッチングを50%デューティ・サイクルで供給する必要があります。

パワーアップ時には、$\overline{\text{RESET}}$が“High”（>1.9V）になる前にPWM入力のスイッチングが開始されている必要があります。シャットダウンおよびパワーダウン時には、DC電気的特性の表で規定されるターンオフ時間の間、PWM入力のスイッチングが維持される必要があります。SEモードの場合、これは約500msです。BTLモードの場合は、それよりずっと短く、30msです。これにより、システムの“ポップ”性能が最適化されます。

### 電源

システム設計を単純化するために、TAS5601では、電源ブロック用の１つの電源（PVCC）と、PWM入力ブロック用の3.3V（DVDD）電源のみを必要とします。また、ハイサイド・ゲートのドライブは、ハーフブリッジあたり１個の外付けコンデンサのみを必要とする内蔵ブートストラップ回路で提供されます。

ブートストラップ回路が適切に機能するためには、各ブートストラップ・ピン（BS_）から対応する出力ピン（OUT_）との間に小さなセラミック・コンデンサを接続する必要があります。パワー・ステージ出力が“Low”のときは、内部ダイオードを介してブートストラップ・コンデンサが充電されます。パワーステージ出力が“High”のときは、ブートストラップ・コンデンサの電位が出力電位より上にシフトするため、ハイサイド・ゲートのドライブ用に適切な電圧が供給されます。

### デバイス保護システム

TAS5601には、システム設計を効率化しながら、短絡、過負荷、過熱、低電圧によるあらゆる種類の永続的な障害からデバイスを保護するよう注意深く設計された、保護回路が完備しています。

## TAS5601の保護メカニズム

・SCP（短絡保護、OCP）は、負荷での短絡、GNDへの短絡、およびPVCCへの短絡から保護します。
・OTPは、Tdie（typ）> 150℃の場合にデバイスをオフにします。
・UVPは、PVCC（typ）< 8.4Vの場合にデバイスをオフにします。
・OVPは、PVCC（typ）> 27.5Vの場合にデバイスをオフにします。

## シングルエンド出力コンデンサ、$C_O$

シングルエンド（SE）アプリケーションでは、DCブロッキング・コンデンサとスピーカーのインピーダンスでハイパス・フィルタが形成されます。周波数が低くなると、周波数応答は20dB/ディケードでロールオフされます。カットオフ周波数は次の式で求められます。

$$f_C = 1/2\pi C_O Z_L$$

表１に、いくつかの一般的な部品値と、対応するカットオフ周波数を示します。

### 表 1. 一般的なフィルタ応答

| スピーカーのインピーダンス（Ω） | $C_{SE}$ – DC ブロッキング・コンデンサ (μF) | | |
|---|---|---|---|
| | $f_c$ = 60 Hz (–3 dB) | $f_c$ = 40 Hz (–3 dB) | $f_c$ = 20 Hz (–3 dB) |
| 4 | 680 | 1000 | 2200 |
| 8 | 330 | 470 | 1000 |

## 出力フィルタと周波数応答

最適な周波数応答を得るために、平坦な通過帯域の出力フィルタ（2次バタワース）を使用できます。この出力フィルタは、出力ピンに接続される直列インダクタおよびグランドへのコンデンサで構成されます。スピーカーのインピーダンスの値、および出力構成がシングルエンド（SE）とブリッジ接続負荷（BTL）のどちらであるかによって、いくつかの構成が可能です。表2に、推奨されるフィルタ部品値を示します。このアプリケーションでは、高品質のコンデンサを使用することが重要です。X7R以上の定格が必要となります。

### 表 2. 出力フィルタの推奨部品値

| 出力構成 | スピーカーのインピーダンス（Ω） | フィルタ・インダクタ（μH） | フィルタ・コンデンサ（nF） |
|---|---|---|---|
| シングルエンド（SE） | 4 | 22 | 680 |
| | 8 | 47 | 390 |
| ブリッジ接続負荷（BTL） | 4 | 10 | 1500 |
| | 8 | 22 | 680 |




図17. BTLフィルタ構成




図18. SEフィルタ構成

## 電源デカップリング、$C_S$

TAS5601は、高性能CMOSオーディオ・アンプであり、出力全高調波歪（THD）をできるだけ低減するために、適切な電源デカップリングを必要とします。電源デカップリングは、アンプとスピーカーの間のリード長が長い場合に発振を防ぐ効果もあります。最適なデカップリングを行うには、電源リード上の異なる種類の雑音に対処できるように、2つの異なる種類のコンデンサを使用します。ライン上の高い周波数の過渡事象、スパイク、デジタル・ハッシュに対しては、等価直列抵抗（ESR）の低いセラミック・コンデンサ（一般に0.1µF ～ 1µF）をデバイスのVCCリードにできるだけ近づけて配置するのが最適です。低周波雑音信号をフィルタリングするには、より大きなアルミ電解コンデンサ（220µF以上）を、オーディオ・パワー・アンプに近づけて配置することを推奨します。この220µFのコンデンサは、アンプ出力で大きな信号過渡事象が発生したときに、電流を供給するローカルな蓄積コンデンサとしても機能します。PVCC端子は、出力トランジスタに電力を供給するため、各PVCC端子に220µF以上のコンデンサを接続する必要があります。AVCC端子には10µFのコンデンサで十分です。これらのコンデンサは、信頼性を確保するために、電圧およびリップル電流定格に対して適切にディレーティングされる必要があります。

## BSNおよびBSPコンデンサ

ハーフHブリッジの出力段では、NMOSトランジスタのみを使用します。したがって、各出力のハイサイドを正しくオンさせるために、ブートストラップ・コンデンサが必要です。各出力と、対応するブートストラップ入力との間に、定格25V以上の220nFのセラミック・コンデンサを接続する必要があります。

BSxピンと対応する出力との間に接続されるブートストラップ・コンデンサは、ハイサイドのNチャネル・パワー MOSFETのゲート・ドライブ回路に対するフローティング電源として機能します。各ハイサイド・スイッチング・サイクル中に、ブートストラップ・コンデンサはゲート・ソース間電圧を十分高い値に保持して、ハイサイドMOSFETをオン状態に維持します。

## VCLAMPコンデンサ

NMOS出力トランジスタのゲート・ソース間電圧が最大値を超えないようにするために、1つの内部レギュレータでゲート電圧をクランプします。各VCLAMP端子とグランドとの間に、定格16V以上の1µFコンデンサを1個接続する必要があります。VCLAMP端子の電圧は、$V_{CC}$によって変化するので、他の回路への電源供給には使用しないでください。

## VBYPコンデンサの選択

スケーリングされた電源リファレンス（BYPASS）は、プリアンプ段に対してAVCC/8の内部バイアスを提供します。このリファレンスのための外部コンデンサ（CBYP）は、不可欠な部品であり、いくつかの重要な機能を提供します。スタートアップ時またはシャットダウン状態からの復帰時には、CBYPによってアンプの起動レートが決まります。スタートアップ時間は、シングルエンド・モード（SE/$\overline{BTL}$ = DVDD）では0.5s/µFとなります。したがって、推奨される1µFのコンデンサでは、スタートアップ時間は約500ms（SE/$\overline{BTL}$ = DVDD）となります。もう1つの機能は、出力ドライブ信号とのカップリングによって電源で発生するノイズの低減です。このノイズは、電源除去性能やTHD + Nを劣化させる可能性があります。

この回路は、$C_{BYP}$の値が1µFで最適なポップ性能が得られるように設計されています。入力コンデンサも同じ値を持つ必要があります。セラミックまたはタンタルの低ESRコンデンサを推奨します。

## リセット動作

TAS5601には、節電用のRESET動作モードが備えられています。このモードでは、デバイスを使用していないときに、電源電流（$I_{CC}$）を絶対最小レベルまで低下させます。アンプが使用中である通常動作時には、$\overline{RESET}$入力ピンを“High”に保持する必要があります（トリップ点については仕様表を参照）。$\overline{RESET}$を“Low”にすると、アンプへの出力がGNDまで低下し、アンプは低電流状態に移行します。アンプの動作が不定になるため、$\overline{RESET}$をオープンにすることは避けてください。

パワーアップ時のポップ性能を最適化するには、電源電圧を印加する前にアンプをRESETモードにします。

## 低ESRコンデンサの使用

この「アプリケーション情報」全体を通して、低ESRのコンデンサが推奨されます。実際の（理想的ではない）コンデンサは、単に理想的なコンデンサに直列抵抗を付加したものとしてモデル化できます。この抵抗での電圧降下により、回路内でのコンデンサの効果が低下します。この等価抵抗値が小さいほど、実際のコンデンサの振る舞いが理想的なコンデンサに近くなります。

## 短絡保護回路

TAS5601には、出力に短絡保護回路が備えられています。これにより、フィルタや出力コンデンサよりも後段の（スピーカー端子での）出力間短絡や出力－GND間短絡時に、デバイスへの損傷を防ぐことができます。保護回路は、直接デバイスの端子上で、出力間短絡、出力－GND間短絡、出力－電源間短絡からデバイスを保護します。出力に短絡が検出されると、短絡保護回路は出力のドライブを直ちに停止します。この障害はラッチされ、$\overline{\text{RESET}}$ピンのサイクルによってクリアされます。障害が解消されると、通常動作に復帰します。

短絡が検出されると、$\overline{\text{FAULT}}$が“Low”になります。$\overline{\text{FAULT}}$ピンは、$\overline{\text{RESET}}$のサイクル後にクリアされます。

## 過熱保護

TAS5601は過熱保護回路を備え、内部ダイ温度が150℃を超えたときにデバイスを損傷から保護します。このトリップ点は、デバイスによって±15℃の許容差があります。ダイ温度が過熱保護の設定温度を超えると、デバイスはシャットダウン状態に移行し、出力は停止されます。この状態はラッチされません。過熱状態はダイの温度が20℃低下するとクリアされます。デバイスはその時点で通常動作を開始するので、外部システムでの処理は必要ありません。

過熱障害は$\overline{\text{FAULT}}$端子では通知されません。

$\overline{\text{THERM_WARN}}$端子を使用して、デバイスの内部温度が125℃に達したことを監視できます。この端子は125℃で“Low”になり、デバイスの温度が約20℃まで下がると“High”に戻ります。この警告フラグのクリアには、$\overline{\text{RESET}}$のサイクルは必要ありません。

## プリント基板（PCB）のレイアウト

TAS5601は高い周波数でスイッチングするClass-Dアンプであり、可能な限り最高の性能を得るためには、プリント基板（PCB）のレイアウトを以下のガイドラインに従って最適化する必要があります。

- デカップリング・コンデンサー 0.1µFの高周波デカップリング・コンデンサを、PVCCおよびAVCC端子のできるだけ近くに配置してください。BYPASSコンデンサおよびVCLAMP_XXコンデンサもデバイスのできるだけ近くに配置します。大容量（220µF以上）のバルク電源デカップリング・コンデンサをPVCCx端子上でTAS5601に近づけて配置する必要があります。シングルエンド動作の場合は、各PVCCピンに220µFのコンデンサを配置します。ブリッジ接続動作の場合は、AとB、またはCとDの間で1個の220µFコンデンサを共有できます。
- グランドー AVCCデカップリング・コンデンサとBYPASSコンデンサは、それぞれアナログ・グランド（AGND）に接地する必要があります。PVCCxデカップリング・コンデンサとVCLAMP_xxコンデンサは、それぞれパワー・グランド（PGND）に接地する必要があります。アナログ・グランドおよびパワー・グランドは、サーマル・パッドに接続する必要があります。このサーマル・パッドは、TAS5601の一点グランド接続またはスター・グランドとして使用します。
- 出力フィルター最高のEMI性能を得るには、LCフィルタを出力端子にできるだけ近づけて配置する必要があります。これらのコンデンサは、パワー・グランドに接地します。
- サーマル・パッドー適切な熱特性と最適な信頼性を得るために、サーマル・パッドはPCBに半田付けする必要があります。サーマル・パッドおよびサーマル・ランドの寸法は、データ・シートの巻末のメカニカル・セクションに記載されています。サーマル・パッドの利用法の詳細については、TIテクニカル・ブリーフSLMA002およびSLOA120を参照してください。推奨PCBフットプリントについては、このデータ・シートの巻末の図を参照してください。

レイアウト例については、『TAS5601 Evaluation Module（TAS5601EVM）User Manual』（SLOU189）を参照してください。EVMユーザ・マニュアルおよびサーマル・パッドのアプリケーション・ノートは、TIのWebサイト（http://www.ti.com）からダウンロードできます。

## 基本的な測定システム

このセクションでは、下記の基本的な機器を使用した測定方法を説明します。

- オーディオ・アナライザまたはスペクトラム・アナライザ
- デジタル・マルチメーター（DMM）
- オシロスコープ
- ツイストペア線
- 信号発生器
- パワー抵抗
- リニア・レギュレーション電源
- フィルタ部品

・EVMまたは他の完全なオーディオ回路

図19には、Class-ABおよびClass-Dアンプ用の基本的な測定システムのブロック図を示しています。入力信号としては、基本周波数のみを含む（他の高調波を含まない）正弦波が通常使用されます。オーディオ・パワー・アンプ（APA）の出力にアナライザを接続して、電圧出力を測定します。アナライザは、オーディオ帯域幅の全体を測定できる必要があります。レギュレーションDC電源を使用することにより、電源ピン経由でAPAに入り込む雑音および歪を低減します。Audio Precision™社のSystem Two™オーディオ測定システム（AP-II）では、信号発生器とアナライザが1つのパッケージに含まれています。

信号発生器の出力とアンプの入力はAC結合する必要があります。ただし、EVMには既にAC結合コンデンサ（CIN）があるため、追加のコンデンサは必要ありません。テスト信号の減衰を防ぐために、信号発生器の出力インピーダンスは低くなければなりません。APAの入力抵抗は高くないため、出力インピーダンスは重要です。逆に、アナライザの入力インピーダンスは高い必要があります。APAの出力抵抗ROUTは、通常は数百mΩであり、電源関係の計算以外では無視することができます。

図19（a）に、Class-ABアンプのシステムを示します。このシステムでは、アナログ信号入力を取り込んでアナログ信号出力を生成します。このアンプ回路は、AP-IIやその他のアナライザ入力に直接接続できます。

図19（b）に示されるClass-Dアンプ・システムは、実際のものとは異なります。ほとんどの場合は、オーディオ出力波形を測定するためにローパス・フィルタが必要です。これは、アナログ入力信号から変換されたパルス幅変調（PWM）出力信号を正確に処理できないアナライザがあるためです。




(a) Basic Class-AB




(b) Traditional Class-D

図 19. オーディオ測定システム

### SE入力およびSE出力（TAS5601ステレオ構成）

SE入力/出力構成は、Class-ABアンプで使用されます。図20に、完全SE構成での測定回路のブロック図を示します。通常、SE入力にはチャネルあたり1本の入力ピンがあります。場合によっては、信号用とグランド用に2本のピンがあります。SE出力では、1本のピンで出力AC結合コンデンサを通して負荷を駆動し、負荷のもう一方の側はグランドに接続されます。SE入力およびSE出力は不平衡と考えられます。つまり、一方の側がグランドに接続され、もう一方がアンプの入力/出力に接続されています。

最良の結果を得るためには、信号発生器の出力が不平衡出力であり、信号が発生器のグランドを基準とする必要があります。フローティング時には不平衡出力または平衡出力を使用可能ですが、グランド・ループを生じて測定精度に影響を及ぼす可能性があります。測定時の同相モード・ノイズをキャンセルするために、アナライザの入力は平衡入力である必要があります。




図 20. SE 入力ー SE 出力測定回路

SE入力とSE出力を使用してAPAに接続する際には、次の一般的な規則に従う必要があります。

・不平衡ソースを使用して入力信号を供給する。
・平衡入力を持つアナライザを使用する。
・すべての接続にツイストペア線を使用する。
・雑音の多いシステム環境では、シールドを使用する。
・電源からAPAへのケーブル、およびAPAから負荷へのケーブルが大電流を処理できることを確認する（表3を参照）。

## 差動入力およびBTL出力（TAS5601モノラル構成）

多くのClass-D APAおよびClass-AB APAでは、差動入力とブリッジ接続負荷（BTL）出力が使用されています。差動入力ではチャネルごとに2つの入力ピンがあり、ピン間の電圧の差を増幅します。差動入力を使用すると、入力回路の同相モード雑音および歪が低減されます。BTLは、オーディオの世界で差動出力を表すのによく使用される言葉です。BTL出力には2つの出力ピンがあり、位相が180度ずれた電圧が出力されます。負荷はこれらのピン間に接続します。BTLには、負荷への出力電力が4倍になり、DCブロッキング・コンデンサが不要になるという利点があります。

測定回路のブロック図を図21に示します。差動入力は平衡入力です。つまり、正側（+）と負側（−）のピンがグランドに対して同じインピーダンスを持っています。同様に、BTL出力は平衡出力と同等です。




図 21. 差動入力、BTL 出力測定回路

最良の結果を得るためには、信号発生器の出力が平衡出力であり、信号が平衡信号である必要があります。不平衡出力も使用可能ですが、グランド・ループを生じて測定精度に影響を及ぼす可能性があります。システムを完全に平衡させるには、アナライザも平衡入力を持つ必要があります。それにより、回路内の同相モード・ノイズがキャンセルされ、最も正確な測定結果が得られます。

差動入力とBTL出力を使用してAPAに接続する際には、次の一般的な規則に従う必要があります。

・平衡ソースを使用して入力信号を供給する。
・平衡入力を持つアナライザを使用する。
・すべての接続にツイストペア線を使用する。
・雑音の多いシステム環境では、シールドを使用する。
・電源からAPAへのケーブル、およびAPAから負荷へのケーブルが大電流を処理できることを確認する（表3を参照）。

表3には、APAシステムの電源ケーブルおよび負荷ケーブルの推奨ワイヤ・サイズを示しています。実際に考慮すべきことは、ケーブルに電流が流れたときに生じるDCまたはAC電力損失です。これらの推奨値は、25℃で長さ12インチ（30.5cm）のワイヤに20kHzの正弦波を流した場合に基づいています。

表 3. 電源ケーブルの推奨最小ワイヤ・サイズ

| $P_{OUT}$ (W) | $R_L$(Ω) | AWGサイズ | | DC電力損失 (mW) | | AC電力損失 (mW) | |
|---|---|---|---|---|---|---|---|
| 10 | 4 | 18 | 22 | 16 | 40 | 18 | 42 |
| 2 | 4 | 18 | 22 | 3.2 | 8 | 3.7 | 8.5 |
| 1 | 8 | 22 | 28 | 2 | 8 | 2.1 | 8.1 |
| < 0.75 | 8 | 22 | 28 | 1.5 | 6.1 | 1.6 | 6.2 |

## パッケージ情報

| Orderable Device | Status (1) | Package Type | Package Drawing | Pins | Package Qty | Eco Plan (2) | Lead/Ball Finish | MSL Peak Temp (3) |
|---|---|---|---|---|---|---|---|---|
| TAS5601DCA | ACTIVE | HTSSOP | DCA | 56 | 35 | Green (RoHS & no Sb/Br) | CU NIPDAU | Level-3-260C-168 HR |
| TAS5601DCAG4 | ACTIVE | HTSSOP | DCA | 56 | 35 | Green (RoHS & no Sb/Br) | CU NIPDAU | Level-3-260C-168 HR |
| TAS5601DCAR | ACTIVE | HTSSOP | DCA | 56 | 2000 | Green (RoHS & no Sb/Br) | CU NIPDAU | Level-3-260C-168 HR |
| TAS5601DCARG4 | ACTIVE | HTSSOP | DCA | 56 | 2000 | Green (RoHS & no Sb/Br) | CU NIPDAU | Level-3-260C-168 HR |

(1) マーケティング・ステータスは次のように定義されています。
ACTIVE：製品デバイスが新規設計用に推奨されています。
LIFEBUY：TI によりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。
NRND：新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TI では新規設計にこの部品を使用することを推奨していません。
PREVIEW：デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。
OBSOLETE：TI によりデバイスの生産が中止されました。

(2) エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS)、Pb-Free (RoHS Expert) および Green (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、http://www.ti.com/productcontent でご確認ください。
TBD：Pb-Free/Green 変換プランが策定されていません。
Pb-Free (RoHS)：TI における "Lead-Free" または "Pb-Free" (鉛フリー) は、6 つの物質すべてに対して現在の RoHS 要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が 0.1% を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TI の鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。
Pb-Free (RoHS Exempt)：この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様に Pb-Free (RoHS) と考えられます。
Green (RoHS & no Sb/Br)：TI における "Green" は、"Pb-Free" (RoHS 互換) に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質な材質中の Br または Sb 重量が 0.1% を超えない) ことを意味しています。

(3) MSL、ピーク温度 -- JEDEC 業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

**重要な情報および免責事項**：このページに記載された情報は、記載された日付時点での TI の知識および見解を表しています。TI の知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TI では、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TI および TI 製品の供給者は、特定の情報を機密情報として扱っているため、CAS 番号やその他の制限された情報が公開されない場合があります。

いかなる場合においても、そのような情報から生じたTIの責任は、このドキュメント発行時点でのTI製品の価格に基づくTIから顧客への合計購入価格（年次ベース）を超えることはありません。

## TAPE AND REEL INFORMATION

**REEL DIMENSIONS**




**TAPE DIMENSIONS**




| | |
|---|---|
| A0 | Dimension designed to accommodate the component width |
| B0 | Dimension designed to accommodate the component length |
| K0 | Dimension designed to accommodate the component thickness |
| W | Overall width of the carrier tape |
| P1 | Pitch between successive cavity centers |

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**




*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadra |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| TAS5601DCAR | HTSSOP | DCA | 56 | 2000 | 330.0 | 24.4 | 8.6 | 15.6 | 1.8 | 12.0 | 24.0 | Q1 |

**TAPE AND REEL BOX DIMENSIONS**




*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|---|---|---|---|---|---|---|---|
| TAS5601DCAR | HTSSOP | DCA | 56 | 2000 | 346.0 | 346.0 | 41.0 |

# DCA (R-PDSO-G**) PowerPAD™ PLASTIC SMALL-OUTLINE PACKAGE

48 PIN SHOWN




| DIM \ PINS ** | 48 | 56 | 64 |
|---|---|---|---|
| A MAX | 12,60 | 14,10 | 17,10 |
| A MIN | 12,40 | 13,90 | 16,90 |

注記：

A. 全ての線寸法の単位はミリメートルです。
B. 図は予告なく変更することがあります。
C. 本体の寸法はモールド・フラッシュや突起を含みません。
D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』（TI 文献番号 SLMA002）を参照してください。これらのドキュメントは、ホームページ www.ti.com で 入手できます。
E. JEDEC MO-153 に準拠。

## 熱情報

このパッケージは外部のヒートシンクに直接接続できるよう設計された露出したサーマル・パッドをもっています。サーマル・パッドはプリント回路基板（PCB）に直接はんだ付けされなければなりません。はんだ付けの後、PCBはヒートシンクとして使用できます。さらに、サーマル・ビアを使用することにより、サーマル・パッドはグランドまたは電源プレーン（どちらか当てはまる方）、またはもう1つの方法としてPCBに設計された特別なヒートシンク構造に直接接続することができます。この設計により、集積回路（IC）からの熱移動が最適化されます。

PowerPAD™パッケージの追加情報及びその熱放散能力の利用法についてはテクニカル・ブリーフ“PowerPAD™ Thermally Enhanced Package”TI文献番号SLMA002とアプリケーション・ブリーフ“PowerPAD™ Made Easy”TI文献番号SLMA004を参照してください。両方の文献ともホームページwww.ti.comで入手できます。

このパッケージの露出サーマル・パッドの寸法は以下の図に示されています。




注記：
全ての線寸法の単位はミリメートルです。

**サーマル・パッド寸法図**




| Center Power Pad Solder Stencil Opening | | |
|---|---|---|
| Stencil Thickness | X | Y |
| 0.1mm | 6.80 | 4.00 |
| 0.127mm | 6.35 | 3.61 |
| 0.152mm | 6.10 | 3.30 |
| 0.178mm | 5.90 | 3.10 |

注記：

A. 全ての線寸法の単位はミリメートルです。
B. 図は予告なく変更することがあります。
C. カスタマは中央のはんだマスク規定パッドを変更しないよう回路ボードの製作図面に注釈をつけなければなりません。
D. このパッケージはボードのサーマル・パッドにはんだ付けされるよう設計されています。個別の熱情報、ビアの要件、推奨するボード・イアウトについてはテクニカル・ブリーフ “PowerPAD™ Thermally Enhanced Package” TI 文献番号 SLMA002 と SLMA004、及びプロダクト・データシートを参照してください。これらの文献はホームページ www.ti.com で入手できます。出版番号 IPC-7351 は設計代案についての推奨です。
E. レーザーカットの開口部に台形の壁をつけ、角に丸みをつけるとペースト離れがよくなります。カスタマはステンシルの設計についてボード製作側に提案しなければなりません。このステンシル設計例は 50% 容積の金属を基にはんだペーストを積んでいます。
その他の推奨ステンシルについては IPC-7525 を参照してください。
F. カスタマは信号パッド間及びパッド回りのはんだマスクの許容値についてボード製作側に連絡しなければなりません。

# 重要なお知らせと免責事項

テキサス· インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス· インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス· インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス· インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス· インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス· インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス· インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス· インスツルメンツは一切の責任を拒否します。

テキサス· インスツルメンツの製品は、 テキサス· インスツルメンツの販売条件、または ti.com やかかる テキサス· インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス· インスツルメンツがこれらのリソースを提供することは、適用される テキサス· インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス· インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated