

TMP1826 1-Wire®, 精度 $\pm 0.2^{\circ}\text{C}$ の温度センサ、2Kb EEPROM 搭載

1 特長

- マルチドロップ共有バスと巡回冗長性検査 (CRC) を搭載した 1-Wire® インターフェイス
- バス・パワーでの動作電圧: 1.7V~5.5V
- 8kV 接触放電に対して IEC 61000-4-2 ESD 対応
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能
- 高精度デジタル温度センサ (WSON パッケージ)
 - +10°C~+45°C で $\pm 0.2^{\circ}\text{C}$ (最大値)
 - 40°C~+105°C で $\pm 0.3^{\circ}\text{C}$ (最大値)
 - 55°C~+150°C で $\pm 0.4^{\circ}\text{C}$ (最大値)
- 高精度デジタル温度センサ (VSSOP パッケージ)
 - 20°C~+85°C で $\pm 0.3^{\circ}\text{C}$ (最大値)
 - 55°C~+150°C で $\pm 0.5^{\circ}\text{C}$ (最大値)
- 温度測定電流: 94 μA
- シャットダウン電流: 1.3 μA
- 16 ビットの温度分解能: 7.8125m°C (1 LSB)
- オーバードライブ速度で 90kbps の高速データ・レート
- デバイス・アドレスを高速化するためのフレキシブルなユーザー・プログラマブル・ショート・アドレス・モード
- 2Kb EEPROM の特長:
 - 64 ビットのブロック・サイズでの書き込み動作
 - 連続読み取りモード
 - 256 ビットのページ単位での書き込み保護付き読み取り
 - プログラミング電流: 178 μA
- デバイス・アドレスング向けに、出荷時にプログラミングされた NIST トレース可能で消去不可能な 64 ビット識別番号
- 構成可能な 4 つのオープン・ドレイン・デジタル入出力および温度アラート

2 アプリケーション

- ファクトリ・オートメーションおよび制御
- 家電製品
- 医療用アクセサリ
- CPAP 機器
- バッテリー・チャージャ IC
- EV 充電インフラ
- LED ライティング
- 温度トランスミッタ
- コールド・チェーン

3 概要


TMP1826 は、高精度の 1 線式互換デジタル出力温度センサで、2Kb EEPROM を内蔵し、 -55°C ~ $+150^{\circ}\text{C}$ の広い動作温度範囲に対応します。TMP1826 は、 $+10^{\circ}\text{C}$ ~ $+45^{\circ}\text{C}$ の温度範囲にわたって $\pm 0.1^{\circ}\text{C}$ (標準値) / $\pm 0.2^{\circ}\text{C}$ (最大値) の高精度を実現します。各デバイスには、工場出荷時に 64 ビットの固有識別番号がプログラムされており、アドレッシングと NIST トレーサビリティに対応します。TMP1826 は、レガシ・アプリケーション向けの標準速度と、低レイテンシ通信向けのデータ・レート 90kbps のオーバードライブ・モードの両方を、1.7V~5.5V の広い電圧範囲でサポートします。

最も単純な動作モードでは、TMP1826 1 線式インターフェイスで、データ・ピンに 8kV IEC-61000-4-2 ESD 保護が内蔵されており、バス・パワー・モードで必要なのはシングル接続とグランド・リターンのみです。そのため、配線数や外部保護部品を減らすことができ、簡素化とコスト削減が可能です。さらに、専用電源を必要とするアプリケーション向けに、 V_{DD} 電源ピンも付いています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾⁽²⁾	パッケージ・サイズ (公称)
TMP1826	WSON (8)	2.50mm × 2.50mm
	VSSOP (8)	3.00mm × 4.90mm

- 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
- これらのパッケージ・オプションは、1-Wire® デバイスと互換性があります。1-Wire は、Maxim Integrated Products Inc の登録商標です。



簡略回路図



目次

1 特長.....	1	9.2 機能ブロック図.....	15
2 アプリケーション.....	1	9.3 機能説明.....	15
3 概要.....	1	9.4 デバイスの機能モード.....	25
4 改訂履歴.....	2	9.5 プログラミング.....	40
5 概要 (続き).....	4	9.6 レジスタ・マップ.....	46
6 デバイスの比較.....	4	10 アプリケーションと実装.....	58
7 ピン構成および機能.....	5	10.1 アプリケーション情報.....	58
8 仕様.....	5	10.2 代表的なアプリケーション.....	58
8.1 絶対最大定格.....	5	10.3 電源に関する推奨事項.....	60
8.2 ESD 定格.....	6	10.4 レイアウト.....	61
8.3 推奨動作条件.....	6	11 デバイスおよびドキュメントのサポート.....	63
8.4 熱に関する情報.....	6	11.1 ドキュメントのサポート.....	63
8.5 電気的特性.....	6	11.2 ドキュメントの更新通知を受け取る方法.....	63
8.6 1 線式インターフェイスのタイミング.....	8	11.3 サポート・リソース.....	63
8.7 EEPROM の特性.....	9	11.4 商標.....	63
8.8 タイミング図.....	10	11.5 静電気放電に関する注意事項.....	63
8.9 代表的特性.....	12	11.6 用語集.....	63
9 詳細説明.....	15	12 メカニカル、パッケージ、および注文情報.....	63
9.1 概要.....	15		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (December 2022) to Revision C (May 2023)	Page
• WSON パッケージ・オプションからプレビューの注を削除.....	1
• 「製品比較」表を追加.....	4
• 脚注 2 の標準速度モードの最大動作温度範囲を変更.....	6
• NGR パッケージの 10°C ~ +45°C での最大精度を ±0.3°C から ±0.2°C に、全範囲を ±1.0°C から ±0.4°C に変更.....	6
• IO の V_{IL} を $0.2 \times V_S$ から $0.3 \times V_S$ に変更.....	6
• IO の V_{IH} を $0.8 \times V_S$ から $0.7 \times V_S$ に変更.....	6
• 連続変換モードのスタンバイ電流仕様を追加.....	6
• 標準モードでの t_{SLOT} の最小値を 60µs から $t_{WROL} + t_{RC}$ に変更.....	8
• 標準モードでの t_{SLOT} の最大値を削除.....	8
• オーバードライブ・モードでの t_{SLOT} の最小値を 11µs から $t_{WROL} + t_{RC}$ に変更.....	8
• オーバードライブ速度の t_{REC} を 10µs から 2µs に変更.....	8
• t_{RL} を 2µs から 2.5µs に変更.....	8
• $t_{READIDLE}$ を 400µs から 560µs に変更.....	9
• I_{DD_PROG} を 214µA から 230µA に変更.....	9
• V_{DD} 電源モードの連続変換モードを追加.....	27

Changes from Revision A (September 2022) to Revision B (December 2022)	Page
• DGK (VSSOP) パッケージのステータスを「事前情報」から「量産データ」に変更.....	1
• 「特長」セクションに機能安全の情報を追加.....	1
• DGK パッケージの最大精度を ±1.0°C から ±0.5°C に変更.....	6
• オーバードライブ速度の t_{REC} を 2µs から 10µs に変更.....	8
• 125°C での EEPROM の最小耐久性仕様を追加.....	9
• 「GPIO WRITE」セクションから GPIO 読み取りおよび CRC バイトを削除.....	37

Changes from Revision * (February 2022) to Revision A (September 2022)	Page
• WSON パッケージ・オプションを追加.....	1
• WSON パッケージのピン配置を追加.....	5
• 動作周囲温度範囲を -55°C～150°Cに更新.....	6
• 長期安定性およびドリフト仕様を追加.....	6
• 温度サイクルとヒステリシスの仕様を追加.....	6
• 応答時間仕様を追加.....	6
• スタンバイ電流を 1.6μA に変更.....	6
• 立ち上がり電源のパワーオン・リセット・スレッシュホールドを標準 1.25V から最小 1.5V に変更.....	6
• 立ち下がり電源のパワーオン・リセット・スレッシュホールドを標準 1.15V から最大 1.3V に変更.....	6
• EEPROM の標準耐久性仕様を追加.....	9
• 「フレキシブル・デバイス・アドレス」セクションを追加	18
• 標準バス速度とオーバードライブ・バス速度のセクションを追加.....	25
• FLEXADDR アドレス・コマンドを追加.....	30
• FLEXADDR アドレス・コマンドの説明を追加.....	33
• TEMP_RESULT_L および TEMP_RESULT_H レジスタのリセット値を更新.....	46
• STATUS_REG に DATA_READY フラグを追加.....	48
• CONFIG_REG2 レジスタの FLEX_ADDR_MODE ビットを追加.....	50
• STACKMODE_ADDR を SHORT_ADDR レジスタに更新.....	52

5 概要 (続き)

TMP1826 の 2Kb EEPROM には、ホストがアプリケーション・データを 64 ビット単位で格納できます。意図しない上書きを防止するために、ユーザーがプログラム可能な 256 ビットのページ・サイズ書き込み保護機能を搭載した EEPROM は、不揮発性の読み取り専用メモリとして使用できます。4 本のデジタル I/O ピンは、汎用機能や温度アラート用に構成することも、共有バス上でのデバイスの位置を識別するためのホストとして構成することもできます。

6 デバイスの比較

表 6-1. デバイスの比較

機能	TMP1826	TMP1827	TMP1827N ⁽¹⁾
最高の精度	0.2°C	0.2°C	0.9°C
温度範囲	-55°C~+150°C	-55°C~+150°C	-55°C~+150°C
メモリ・サイズ	2Kb	2Kb	2Kb
メモリ書き込み保護	あり	あり	あり
認証済みメモリ書き込み	-	あり	あり
認証の種類	-	SHA-256-HMAC	SHA-256-HMAC
バス速度	標準およびオーバードライブ	標準およびオーバードライブ	標準およびオーバードライブ
ドロップイン代替パッケージ	NGR (2.5mm × 2.5mm, WSON)	NGR (2.5mm × 2.5mm, WSON)	NGR (2.5mm × 2.5mm, WSON)
代替パッケージ	DGK (3.0mm × 4.9mm, VSSOP)	-	-

(1) TMP1827N は、TMP1827 の注文可能なオプションです。巻末の注文情報を参照してください。

7 ピン構成および機能




図 7-1. NGR 8 ピン WSON 上面図




図 7-2. DGK 8 ピン VSSOP 上面図

表 7-1. ピンの機能

名称	ピン		I/O	説明
	WSON	VSSOP		
ADDR	3	3	I	抵抗アドレス選択。未使用の場合は、ピンをグラウンドに接続することを推奨。
GND	4	4	—	グラウンド
IO0	6	6	I/O	汎用デジタル・オープン・ドレイン IO。未使用の場合は、ピンをグラウンドに接続することを推奨。
IO1	7	7	I/O	汎用デジタル・オープン・ドレイン IO。未使用の場合は、ピンをグラウンドに接続することを推奨。
IO2/ALERT	8	8	I/O	汎用デジタル・オープン・ドレイン IO または温度アラートとして構成可能。未使用の場合は、ピンをグラウンドに接続することを推奨。
IO3	5	5	I/O	汎用デジタル・オープン・ドレイン IO。未使用の場合は、ピンをグラウンドに接続することを推奨。
SDQ	2	2	I/O	シリアル双方向データ。バス・パワー・モードでは、このピンを使用して内部コンデンサに電力を供給。
V _{DD}	1	1	I	V _{DD} 電源モードの電源電圧。バス・パワー・モードではグラウンドに接続。

8 仕様

8.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源電圧	V _{DD}		6.5	V
I/O 電圧	SDQ、バス・パワー・モード	-0.3	6.5	V
	SDQ、電源モード	-0.3	V _{DD} + 0.3	
I/O 電圧	IO0、IO1、IO2、IO3	-0.3	6.5	V
入力電圧	ADDR	-0.3	1.65	V
動作時の接合部温度、T _J		-55	155	°C
保管温度、T _{stg}		-65	155	°C

(1) 絶対最大定格の範囲外の動作は、デバイスの恒久的な損傷の原因となる可能性があります。「絶対最大定格」は、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の範囲内であっても推奨動作

作条件の範囲外で使用すると、デバイスが完全に機能しなくなる可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

8.2 ESD 定格

			値	単位	
V _(ESD)	静電放電	人体モデル (HBM)、ANSI / ESDA / JEDEC JS-001 準拠 ⁽¹⁾	すべてのピン	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	すべてのピン	±500	V
		IEC 61000-4-2 接触放電	SDQ ピン	±8000	V

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
 (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

8.3 推奨動作条件

		最小値	公称値	最大値	単位
V _{DD}	V _{DD} パワー・モードの電源電圧	1.7		5.5	V
V _{PUR}	バス・パワー・モードでの SDQ の電源電圧 (V _{DD} = GND)	1.7		5.5	V
V _{I/O}	V _{DD} 電源モードのすべての IO ピン (SDQ および ADDR を除く ⁽¹⁾)	0		5.5	V
	V _{DD} 電源モードの SDQ ピン	0		V _{DD} + 0.3	V
T _A	動作時周囲温度 ⁽²⁾	-55		150	°C

- (1) ADDR ピンを使用しない場合は、GND に接続することを推奨します。
 (2) バス・パワー・モードでは、オーバードライブ速度は 150°C までの最大動作温度をサポートし、標準速度は V_{PUR} 全範囲では 105°C まで、V_{PUR} > 2.5V では 125°C までの最大動作温度をサポートします (図 8-18 を参照)。

8.4 熱に関する情報

熱評価基準 ⁽¹⁾		TMP1826		単位
		NGR (WSON)	DGK (VSSOP)	
		8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	66.1	158.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	55.7	52.6	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	20.2	該当なし	°C/W
R _{θJB}	接合部から基板への熱抵抗	26.3	79.0	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.0	4.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	26.1	77.5	°C/W

- (1) 従来および新しい熱評価基準の詳細については、『IC パッケージの熱評価基準』アプリケーション・レポート、SPRA953 を参照してください。

8.5 電気的特性

自由気流での動作温度範囲内、V_{DD} = 1.7V~5.5V (特に記述のない限り)。標準仕様は T_A = 25°C かつ V_{DD} = 3.3V でのもの (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
温度センサ						
T _{ERR}	温度精度 (NGR)	10°C~45°C		±0.1	±0.2	°C
		-40°C~105°C			±0.3	
		-55°C~150°C			±0.4	
	温度精度 (DGK)	-20°C~85°C		±0.1	±0.3	
		-55°C~150°C			±0.5	
PSR	DC 電源感度			±0.03	°C/V	
T _{RES}	温度分解能 (高精度フォーマット)	符号ビットを含む		16		ビット
		LSB		7.8125		m°C

自由気流での動作温度範囲内、 $V_{DD} = 1.7V \sim 5.5V$ (特に記述のない限り)。標準仕様は $T_A = 25^\circ C$ かつ $V_{DD} = 3.3V$ でのもの (特に記述のない限り)

パラメータ		テスト条件		最小値	代表値	最大値	単位
T_{REPEAT}	再現性 ⁽¹⁾	平均化がイネーブル、変換時間 = 5.5ms、16 ビット・モード、1Hz 変換レート、300 アクイジション		±2			LSB
T_{LTD}	長期的な安定性とドリフト	150°Cで 1000 時間 ⁽²⁾		0.0625			°C
T_{HYST}	温度サイクリングとヒステリシス	$T_{START} = -40^\circ C$ $T_{FINISH} = 150^\circ C$ $T_{TEST} = 25^\circ C$ 3 サイクル		4			LSB
t_{RESP_L}	応答時間 (攪拌液体) NGR パッケージ	単層フレキシブル PCB	$\tau = 63\%$ 25°C~75°C	0.77			s
		2層 62mil リジッド PCB		1.91			s
t_{ACT}	アクティブ変換時間 (平均化なし)	CONV_TIME_SEL = 0	(図 9-12)	2.54	3	3.37	ms
		CONV_TIME_SEL = 1		4.69	5.5	6.12	ms
t_{DELAY}	温度変換のスタートアップ遅延			100		300	µs
SDQ デジタル入出力							
C_{IN}	SDQ ピンの容量			40			pF
V_{IL}	入力ロジック Low レベル ⁽³⁾			-0.3	$0.2 \times V_S$		V
V_{IH}	入力ロジック High レベル ⁽³⁾			$0.8 \times V_S$		$V_S + 0.3$	V
V_{HYST}	ヒステリシス			0.3			V
V_{OL}	出力 Low レベル	$I_{OL} = -4mA$				0.4	V
IO 特性							
C_{IN}	入力容量			10			pF
V_{IL}	入力ロジック Low レベル ⁽³⁾			-0.3	$0.3 \times V_S$		V
V_{IH}	入力ロジック High レベル ⁽³⁾			$0.7 \times V_S$		$V_S + 0.3$	V
I_{IN}	入力リーク電流			0	±0.12		µA
V_{OL}	出力 Low レベル	$I_{OL} = -3mA$				0.4	V
抵抗アドレス・デコーダの特性							
C_{LOAD}	ADDR ピンで計測されるの負荷容量 (PCB の寄生容量を含む)					100	pF
	R_{ADDR} 抵抗の範囲			6.49	54.9		kΩ
	R_{ADDR} 抵抗の許容誤差	$T_A = 25^\circ C$		-1.0	1.0		%
	R_{ADDR} 抵抗の温度係数			-100	100		ppm/°C
	R_{ADDR} 抵抗の寿命ドリフト			-0.2	0.2		%
t_{RESDET}	抵抗デコード時間			2.8			ms
電源							
I_{PU}	プルアップ電流 ⁽⁵⁾	バス・パワー・モード、シリアル・バスがアイドル		300			µA
I_{DD_ACTIVE}	温度変換時の電源電流	温度変換、シリアル・バスがアイドル		94	154		µA
I_{DD_SB}	スタンバイ電流 ⁽⁴⁾	V_{DD} 電源、シリアル・バスが非アクティブ、連続変換モード	$T_A = -55^\circ C \sim 85^\circ C$	1.6	4.2		µA
			$T_A = -55^\circ C \sim 150^\circ C$	24			
I_{DD_SD}	シャットダウン電流	シリアル・バスが非アクティブ、ワンショット変換モード	$T_A = -55^\circ C \sim 85^\circ C$	1.3	3.3		µA
			$T_A = -55^\circ C \sim 150^\circ C$	23.2			
V_{POR}	パワーオン・リセットのスレッシュホールド電圧	電源立ち上がり (図 8-4、図 8-5)		1.5			V
	ブラウンアウト検出	電源立ち下がり				1.3	V

自由気流での動作温度範囲内、 $V_{DD} = 1.7V \sim 5.5V$ (特に記述のない限り)。標準仕様は $T_A = 25^\circ C$ かつ $V_{DD} = 3.3V$ でのもの (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
t_{INIT}	POR 初期化時間	電源投入後にデバイスがリセットするために必要な時間 (図 8-4、図 8-5)			2.0	ms

- (1) 再現性とは、測定した温度が同じ条件の下で連続的に適用されたときに、測定値が再現されるかどうかです。図 8-12 を参照してください。
- (2) 長期安定性は、 $150^\circ C$ の接合部温度での加速動作寿命テストを使用して決定されます。
- (3) バス・パワー・モードでは、 $V_S = V_{PUR}$ です。電源モードでは、 $V_S = V_{DD}$ です。
- (4) 変換の間の静止電流。
- (5) アクティブ温度変換または EEPROM の読み取り、およびプログラム動作のためにバス・プルアップ抵抗のサイズを決定するには、プルアップ電流パラメータが必要です (セクション 9.3.3 を参照)。

8.6.1 線式インターフェイスのタイミング

自由気流での温度範囲内、 $V_{DD} = 1.70V \sim 5.5V$ (特に記述のない限り)

		標準モード		オーバードライブ・モード		単位
		最小値	最大値	最小値	最大値	
バス・リセットとビット・スロットのタイミング						
t_{RSTL}	ホストからデバイスへのバス・リセット・パルス幅 (図 8-1) ⁽¹⁾	480	560	48	80	μs
t_{RSTH}	デバイスからホストへの応答時間 (図 8-1) ⁽²⁾	480		48		μs
t_{PDH}	バス・リセット応答のデバイス・ターンアラウンド時間 (図 8-1)	15	60	2	8	μs
t_{PDL}	デバイスからホストへの応答パルス幅 (図 8-1)	60	240	8	24	μs
t_{SLOT}	ビット・スロット時間 (図 8-2、図 8-3) ⁽⁵⁾	$t_{WROL} + t_{RC}$		$t_{WROL} + t_{RC}$		μs
t_{REC}	復帰時間 (図 8-2、図 8-3)	2		2		μs
t_{GF}	グリッチ・フィルタ幅 (図 8-6) ⁽³⁾	0.48		0.025		μs
t_F	立ち下がり時間		100		100	ns
ビット書き込みタイミング						
t_{WROL}	ホスト書き込み 0 幅 (図 8-2)	60	120	9	10	μs
t_{WR1L}	ホスト書き込み 1 幅 (図 8-2)	2	15	1	2	μs
t_{RDV}	デバイス読み取りデータの有効時間 (図 8-2)	15		2		μs
t_{DSW}	デバイス読み取りデータ・ウィンドウ (図 8-2)	15	45	2	7	μs
ビット読み取りタイミング						
t_{RL}	ホスト・ドライブ読み取りビット・スロット時間 (図 8-3) ⁽⁴⁾	2.5	5	2	3	μs
t_{RWAIT}	読み取りデータ・サンプリング・ウィンドウ前のホストの待機時間 (図 8-3) ⁽⁵⁾		$t_{RL} + t_{RC}$		$t_{RL} + t_{RC}$	μs
t_{MSW}	ホスト読み取りデータ・サンプリング・ウィンドウ (図 8-3) ⁽⁵⁾	$t_{RL} + t_{RC}$	30	$t_{RL} + t_{RC}$	3	μs

- (1) バス・パワー・モードでは、 t_{RSTL} を $600\mu s$ より長くすると、デバイスでパワーオン・リセットが発生することがあります。
- (2) t_{RSTH} は、ホストが最も離れたデバイスから応答を受信するまで待機する必要がある最大時間で、すべてのデバイスの伝搬遅延と復帰時間が考慮されています。
- (3) グリッチ・フィルタのタイミングは、SDQ 信号の立ち上がりエッジにのみ適用されます
- (4) t_{RL} の最小時間には、グリッチ・フィルタのタイミングが含まれます。
- (5) t_{RC} 時間は、バス電圧が $0V$ からデバイスの最小 V_{IH} に上昇するまでに要する時間として定義されます。これは、バス・プルアップ抵抗、デバイス、およびトレースまたはケーブルの寄生容量の関数です。パラメータは、アプリケーション用に特性評価する必要があります。

8.7 EEPROM の特性

自由気流での動作温度範囲内、 $V_{DD} = 1.7V \sim 5.5V$ (特に記述のない限り)。標準仕様は $T_A = 25^\circ C$ かつ $V_{DD} = 3.3V$ でのもの (特に記述のない限り)

		最小値	代表値	最大値	単位
t_{PROG}	ユーザー EEPROM の 8 バイト・データ・ワードのプログラミング時間		13.2	21	ms
	レジスタ・コピーの EEPROM へのプログラミング時間		26.4	42	ms
$t_{READIDLE}$	EEPROM 8 バイト・データ読み取りのアイドル・バス時間			560	μs
I_{DD_PROG}	プログラミング電流		178	230	μA
データ保持期間	$T_A = 125^\circ C$ 時	25			年
	$T_A = 150^\circ C$ 時	10			年
プログラムの耐久性	$T_A = 125^\circ C$ 時	20000	200000		サイクル数
	$T_A = 150^\circ C$ 時	1000	10000		サイクル数

8.8 タイミング図




図 8-1. バス・リセットのタイミング図




図 8-2. 書き込みタイミング図




図 8-3. 読み出しタイミング図




図 8-4. V_{DD} パワー初期化のタイミング図




図 8-5. バス・パワー初期化のタイミング図




図 8-6. グリッチ・フィルタのタイミング図

8.9 代表的特性




図 8-7. 温度誤差と温度との関係 (NGR パッケージ)




図 8-8. 温度誤差と温度との関係 (DGK パッケージ)

8.9 代表的特性 (continued)




図 8-9. 温度変換電流と温度との関係




図 8-10. シャットダウン電流と温度との関係






図 8-11. スタンバイ電流と温度との関係




$T_A = 25^\circ\text{C}$

図 8-12. 変換時間 5.5ms、平均化オンでのデータの分散 (16 ビット・フォーマット)



$T_A = 25^\circ\text{C}$

図 8-13. 変換時間 3ms、平均化オンでのデータの分散 (16 ビット・フォーマット)



$T_A = 25^\circ\text{C}$

図 8-14. 変換時間 5.5ms、平均化オフでのデータの分散 (16 ビット・フォーマット)

8.9 代表的特性 (continued)





図 8-15. 変換時間 3ms、平均化オフでのデータの分散 (16 ビット・フォーマット)



$T_A = 25^\circ\text{C}$ 、変換時間 5.5ms、平均化オン、16 ビット・フォーマット

図 8-16. パワー・モードとバス速度のデータ分配




図 8-17. 熱応答時間 (NGR)




図 8-18. V_{PUR} 代表的な標準速度モード電源電圧と温度との関係

9 詳細説明

9.1 概要

TMP1826 は、熱管理および熱保護アプリケーション向けに設計されたデジタル出力温度センサです。TMP1826 は 1 線式デバイスで、電源モードまたはバス・パワー (寄生電源) モードで動作できます。このデバイスには、2Kb EEPROM が搭載されています。図 9-1 に、TMP1826 のブロック図を示します。

9.2 機能ブロック図




図 9-1. 機能ブロック図

9.3 機能説明

9.3.1 電源投入

このデバイスは、電源モードとバス・パワー・モードの両方で動作します。どちらのモードでも、電源電圧が動作範囲内になると、デバイスが自己初期化するのに t_{INIT} の時間がかかります。 t_{INIT} の経過後、ホスト MCU はデバイスへのアクセスを開始できます。

初期化中、デバイスはバス・アクティビティには応答できません。初期化が完了すると、デバイスはホストからのバス・リセットを待機します。デバイスの初期化中に、次のイベントが発生します。

- ショート・アドレス、温度アラート低、温度アラート高、温度オフセット・レジスタの EEPROM の内容が復元されます。
- IO 構成レジスタの EEPROM が読み取られ、IO 構成レジスタの内容が復元されます。
- Device Configuration-1 および Device Configuration-2 レジスタの EEPROM の内容がそれぞれのレジスタに復元されます。
 - ARB_MODE ビットが 10b または 11b として復元されると、デバイスは SEARCHADDR に調停モードで応答します。
 - OD_EN ビットが 1b に設定されている場合、ホストからの最初のバス・リセット・パルスが標準速度で送信されない限り、デバイスはオーバードライブ速度で通信を行います。
- ユーザー・メモリ保護ビットが復元されると、ユーザー EEPROM ブロックに適切な保護が適用されます。

9.3.2 電力モードの切り換え

このデバイスは、電源モードまたはバス・パワー・モードで動作するように設計されています。このデュアル・モードの実装により冗長化が達成され、電源ピン V_{DD} が 0V になった場合でも、仕様制限に従ったプルアップ抵抗値が使用されていれば、デバイスはデータ・ピンから電力を供給できます。

デバイスが電源モードからバス・パワー・モードに切り替わると、デバイスの通信に必要な電流を内部コンデンサから供給でき、外部プルアップ抵抗により ADC および EEPROM のプログラミング中の SDQ 電圧を 1.7V 超に維持できる限り、デバイスは同じ設定で動作します。コンデンサの内部電圧がブラウンアウト・スレッシュホールドを下回ると、デバイスが自動的にオフになり、その後の電源投入ではバス・パワー・モードで通信が行われます。デバイスが電源投入時の初期化シーケ

ンスを完了すると、前述のように、デバイスはバス・リセット・シーケンスから開始する最初のバス通信に応答するようになります。

9.3.3 バス・プルアップ抵抗

バス・プルアップ抵抗値の選択は、速度モードに応じて通信を行い、アプリケーションでの消費エネルギーを最小限に抑えるために重要です。抵抗値が小さすぎると、SDQ ピンの V_{OL} 制限に違反する可能性があります。

プルアップ抵抗を選択するときは、バスのリーク電流に加えて、SDQ ピンの合計数とバスの容量を考慮してください。また、選択したプルアップ抵抗値で、標準モードおよびオーバードライブ・モードのタイミング要件に従って、信号レベルが V_{IH} に達することも確認する必要があります。

バス・パワー・モードでは、デバイスで SDQ ピンとプルアップ抵抗を介して内部コンデンサが充電されます。SDQ ピンが Low の場合、このコンデンサの電荷はバス通信中に使用されます。熱変換や EEPROM アクセスなどの他の大電流機能では、バスはアイドル状態に保持され、デバイスがプルアップ抵抗を介して電流を引き込むことができるようにします。十分な動作マージンを確保するため、大電流動作中 SDQ ピンの電圧を維持する必要があります。 $V_{PUR} \leq 2.0V$ の場合は、式 1 を使用します。 $V_{PUR} > 2.0V$ の場合は、式 2 を使用してプルアップ抵抗値を計算します。

$$\frac{(V_{PUR} - V_{OL(MAX)})}{4 \times 10^{-3}} < R_{PUR} < \frac{(V_{PUR} - 1.6)}{I_{PU(MIN)}} \quad (1)$$

$$\frac{(V_{PUR} - V_{OL(MAX)})}{4 \times 10^{-3}} < R_{PUR} < \frac{(V_{PUR} - V_{IH(MIN)})}{I_{PU(MIN)}} \quad (2)$$

デバイスを V_{DD} 電源モードで使用する場合、SDQ ピンは通信のみに使用されるため、より大きなプルアップ抵抗値を使用できます。この場合、選択したプルアップ抵抗値が、必要なバス動作速度のタイミングをサポートできることを確認する必要があります。

TMP1826 などの低消費電流デバイスでは、適切なプルアップ抵抗値を選択することで、アプリケーションは、バス・パワー・モードに低インピーダンス電流バス部品を使用せずに、通信速度と電氣的仕様に従ったデバイス・パラメータを維持できます。バス上に複数のデバイスがある場合は、低インピーダンス電流バスを推奨します。

9.3.4 温度結果

変換は、自動変換がディセーブルの場合はホスト MCU が温度変換コマンドを送信することで開始し、自動変換がイネーブルの場合、またはデバイスに V_{DD} が供給されていて連続変換モードの場合は、存在検出の完了直後に開始します。各変換の最後に、デバイスは温度レジスタの温度結果とステータス・レジスタ・ビットを更新します。図 9-2 は、デバイスが高精度およびレガシ形式をサポートしていることを示しています。この形式は、Device Configuration-1 レジスタの TEMP_FMT ビットを使用して構成できます。温度結果のデフォルト設定は、ソフトウェア互換性のためレガシ形式です。

Temperature Result MSB Register								Temperature Result LSB Register							
High Precision Format															
S	2 ⁷	2 ⁶	2 ⁵	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰	2 ⁻¹	2 ⁻²	2 ⁻³	2 ⁻⁴	2 ⁻⁵	2 ⁻⁶	2 ⁻⁷
Legacy Format															
S	S	S	S	S	2 ⁶	2 ⁵	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰	2 ⁻¹	2 ⁻²	2 ⁻³	2 ⁻⁴

図 9-2. 温度の形式

高精度の 16 ビット形式を選択すると、結果レジスタのデータは 2 の補数形式で保存され、分解能は 7.8125m°C、範囲は ±256°C となります。レガシ 12 ビット形式を選択すると、結果レジスタのデータは符号拡張形式で保存され、分解能は 62.5m°C、範囲は ±128°C となります。最初の変換の前は、温度レジスタの読み取りは 0°C です。表 9-1 および表 9-2 に、温度結果レジスタから読み取ることができるバイナリ・データの例と、両方のフォーマットに対応する 16 進数と温度の等価値を示します。

表 9-1. 高精度 (16 ビット) 温度データ形式

温度 (°C)	デジタル出力 (高精度形式)	
	2 進数	16 進数
150	0100 1011 0000 0000	4B00
127	0011 1111 1000 0000	3F80
100	0011 0010 0000 0000	3200
25	0000 1100 1000 0000	0C80
1	0000 0000 1000 0000	0080
0.125	0000 0000 0001 0000	0010
0.03125	0000 0000 0000 0100	0004
0.0078125	0000 0000 0000 0001	0001
0	0000 0000 0000 0000	0000
-0.0078125	1111 1111 1111 1111	FFFF
-0.03125	1111 1111 1111 1100	FFFC
-0.125	1111 1111 1111 0000	FFF0
-1	1111 1111 1000 0000	FF80
-25	1111 0011 1000 0000	F380
-40	1110 1100 0000 0000	FC00
-55	1110 0100 1000 0000	F480

表 9-2. レガシ (12 ビット) 温度データ形式

温度 (°C)	デジタル出力	
	2 進数	16 進数
140	0000 0111 1111 1111	07FF
128	0000 0111 1111 1111	07FF
127.9375	0000 0111 1111 1111	07FF
100	0000 0110 0100 0000	0640
25	0000 0001 1001 0000	0190
1	0000 0000 0001 0000	0010
0.125	0000 0000 0000 0010	0002
0	0000 0000 0000 0000	0000
-0.125	1111 1111 1111 1110	FFFE
-1	1111 1111 1111 0000	FFF0
-25	1111 1110 0111 0000	FE70
-40	1111 1101 1000 0000	FD80
-55	1111 1100 1001 0000	FC90

9.3.5 温度オフセット

温度オフセットの形式は温度結果と同じで、[温度オフセット](#)レジスタに保存されます。

デバイスは、各温度変換が完了した後、オフセット値を適用してから、温度を温度結果レジスタに保存します。オフセットレジスタへのホスト書き込みはデバイスの構成 [EEPROM](#) に保存できるので、ホストが値を再プログラムしたり、電源を投入するたびにソフトウェアに再適用したりするオーバーヘッドを排除できます。このオフセット機能により、シングルポイントキャリブレーションを実行して、アプリケーションの温度範囲でより高い精度を実現できます。

9.3.6 温度アラート

温度アラート機能は、低スレッショルド比較に[温度アラート低](#)レジスタを使用し、高スレッショルド比較に[温度アラート高](#)レジスタを使用します。レジスタの形式は、温度結果と同じです。

デバイスは、最後の変換結果をアラートのスレッシュホールドと比較します。温度の結果が下限を下回った場合、または上限を上回った場合、デバイスは**ステータス・レジスタ**の適切なアラート・ステータス・フラグを設定します。アラート・ステータス・フラグは、**Device Configuration-1** レジスタの **ALERT_MODE** 設定に基づいてクリアされます。

また、**IO2/ALERT** ピンがアラート・ピンとして構成されている場合、アラート・ステータスは電源モードのピンに反映されません。

9.3.7 標準デバイス・アドレス

すべてのデバイスには、工場出荷時に固有の 64 ビット・アドレスがプログラムされます。これを以下に説明します。

9.3.7.1 固有の 64 ビット・デバイス・アドレスと ID

このデバイスにはハードコーディングされた 64 ビット・アドレスがあります。これは工場出荷時にプログラムされるため、顧客のアプリケーションで変更することはできません。固有の 64 ビット・デバイス・アドレスは、最終アプリケーションでのデバイス・アドレッシングおよび NIST トレーサビリティに使用されます。図 9-3 に、64 ビット・アドレスの形式を示します。ホストがデバイスにアクセスしたとき、またはデバイスがアドレスを送信したときに、64 ビットの固有アドレスが **LSB** ファーストで送信されます。固有の 64 ビット・アドレスは、3 つのフィールドで構成されています。下位 8 ビットはデバイス・ファミリー・コード、その上位は 48 ビットの固有の番号、その上位は下位 56 ビットに対する 8 ビット **CRC** チェックサムです。

TMP1826 のデバイス・ファミリー・コードは 26h です。



図 9-3. 64 ビットのデバイス・アドレス

9.3.8 フレキシブル・デバイス・アドレス

TMP1826 では、ユーザー・アプリケーションに応じてユーザーとアプリケーションで構成可能な、フレキシブル・アドレス・モードと呼ばれるアドレス・モードが複数提供されています。これらのモードは標準のデバイス・アドレスに加えて使用でき、高速アクセスとデバイス位置識別の組み合わせを必要とするアプリケーションで非常に便利です。

フレキシブル・デバイス・アドレスを使用すると、**ショート・アドレス・レジスタ**が更新されます。ショート・アドレス・レジスタは、**FLEX_ADDR_MODE** ビットが 00b のときに、ホスト書き込みによって更新されます。これらのビットの値が 00b から変更されると、デバイスは **ADDR** ピンに接続されているアドレス抵抗、**IO**、あるいはその両方をデコードし、ショート・アドレス・レジスタに重ね合わせます。これにより、同じ 16 個の抵抗セットまたは 16 個の **IO** の組み合わせを使用して最大 256 個の固有のフレキシブル・アドレスを指定できるので、便利です。

FLEX_ADDR_MODE は構成 **EEPROM** に保存されていないため、電源投入時に毎回デコードする必要がないように、ホストはショート・アドレス・レジスタの内容を **EEPROM** 構成メモリにコピーしてショート・アドレス値を永続的なものにする必要があります。

9.3.8.1 不揮発性のショート・アドレス

図 9-4 に、デバイスのユーザー・プログラマブルの 8 ビット・ショート・アドレス・モードを示します。ホストは 8 ビットのショート・アドレスを構成 **EEPROM** にコピーし、その後の電源投入時に、デバイスが更新されたショート・アドレスをロードしてホストに応答できるようにする必要があります。




図 9-4. 不揮発性のショート・アドレス

9.3.8.2 IO ハードウェア・アドレス

図 9-5 に、デバイスの 8 ビット IO ハードウェア・アドレス・モードを示します。この機能は、汎用ピン (IO0～IO3) を使用可能なパッケージで利用できます。8 ビット値は、下位 4 ビットはピン (IO0～IO3) から読み取られた値で、それがショート・アドレス・レジスタの内容に重ね合わされて 8 ビット・アドレスが形成されます。アプリケーションでは、汎用ピンをロジック 1 の場合は V_{DD}/SDQ に、ロジック 0 の場合は GND に接続できます。出力モードで IO ピンが誤って 0 に設定された場合に電源が破損するのを防止するため、IO と V_{DD}/SDQ の間に 20k Ω の抵抗を配置することをお勧めします。

FLEX_ADDR_MODE を 00b にした後、汎用ピンの状態をラッチするため、ホストは Device Configuration-2 レジスタのビットを 01b に設定する必要があります。




図 9-5. IO ハードウェア・アドレス

注

IO ハードウェア・アドレス・モードを使用する前に、IO ピンを入力として構成する必要があります。IO0～IO3 ピンのいずれかを出力モードで使用する場合、それぞれの値を 0 にラッチする必要があります。

9.3.8.3 抵抗アドレス

抵抗アドレス・モードでは、ADDR ピンとグラウンドの間に接続された E96 シリーズ (許容誤差 1%) の標準抵抗を使用します。図 9-6 に示す 8 ビット・アドレスでは、下位 4 ビットが接続された抵抗からデコードされ、ショート・アドレス・レジスタの内容に重ね合わされています。




図 9-6. 抵抗アドレス

FLEX_ADDR_MODE を 00b にした後、ホスト・コントローラは Device Configuration-2 レジスタのビットを 10b に設定する必要があります。これにより、デバイスが接続されている抵抗をデコードできるようになります。Device Configuration-2 レジスタに書き込んだ後、ホストはデバイスが抵抗アドレスをデコードできるようにするため、 t_{RESDET} の間デバイスをシャットダウン・モードにし、バスをアイドル状態にする必要があります。表 9-3 に、デコードされた抵抗値に基づくデバイス・アドレスの設定値を示します。ADDR ピンが GND または 6.49k Ω より低い抵抗に接続されている場合、アドレス・デコーダは常に 0000b とデコードします。同様に、ADDR ピンが 54.9k Ω より高い抵抗に接続されている場合、アドレス・デコーダは常に 1111b とデコードします。

表 9-3. 抵抗アドレスのデコード

抵抗値 (k Ω)	アドレスのデコード
< 6.49	0h
7.87	1h
9.31	2h
11.0	3h
13.3	4h
15.4	5h
17.8	6h
20.5	7h
23.7	8h

表 9-3. 抵抗アドレスのデコード (continued)

抵抗値 (kΩ)	アドレスのデコード
26.7	9h
30.1	Ah
33.2	Bh
37.4	Ch
42.2	Dh
47.5	Eh
> 54.9 またはフローティング	Fh

このモードは、アプリケーションで複数のプリント基板 (PCB) に TMP1826 を配置する必要がある場合に便利です。部品表 (BOM) の部品を変更することは、個別のピン接続用に複数の PCB を製造するよりも簡単であるため、システムのコストを削減できます。

注

ADDR ピンを使用しない場合は、GND に接続することを推奨します。ADDR ピンの C_{LOAD} は、基板レイアウトに応じた寄生容量に起因します。

9.3.8.4 IO アドレスと抵抗アドレスの結合

IO と抵抗のアドレスを結合したモードでは、IO0 ピンと IO1 ピンが使用されるとともに、ADDR ピンとグランドの間に抵抗が接続されます。図 9-7 に示す 8 ビットでは、下位 4 ビットは接続された抵抗からデコードされ、その上位の 2 ビットは IO0 および IO1 ピン (ロジック 1 の場合は VDD/SDQ に、ロジック 0 の場合は GND に接続) からデコードされ、それがショート・アドレス・レジスタの内容に重ね合わされています。出力モードで IO ピンが誤って 0 に設定された場合に電源が破損するのを防止するため、IO と V_{DD}/SDQ の間に 20kΩ の抵抗を配置することをお勧めします。

FLEX_ADDR_MODE を 00b に設定したら、ホストは Device Configuration-2 レジスタのビットを 11b に設定する必要があります。これにより、デバイスで ADDR ピンをサンプリングして接続されている抵抗を識別し、その後 IO0 と IO1 をサンプリングしてショート・アドレスを構成できるようになります。ビット・フィールド値が不揮発性ストレージですでに更新されている場合、デバイスは電源投入時に自動的にピンをラッチし、抵抗デコーダを実行して、ショート・アドレス・レジスタの値を更新します。

ホスト・コントローラは、デバイスが抵抗アドレスをデコードできるようにするため、t_{RESDET} の時間デバイスをシャットダウン・モードにし、バスをアイドル状態にする必要があります。




図 9-7. IO アドレスと抵抗アドレスの結合

このモードは、アプリケーションで最大 64 個のデバイスを 1 つの PCB に配置する必要がある場合に便利です。この場合、IO と抵抗のデコードを組み合わせる方法を使用して容易に拡張できると同時に、IO2 と IO3 を汎用入出力ピンとして機能させることができます。2 つのデバイスが同じショート・アドレスを持つことはないため、このモードは位置識別にも使用できます。

注

IO ハードウェア・アドレス・モードを使用する前に、IO ピンを入力として構成する必要があります。IO0 または IO1 ピンを出力モードで使用する場合、それぞれの値を 0 にラッチする必要があります。

9.3.9 CRC 生成

TMP1826 には、データの整合性チェックと通信の堅牢性を確保するため、巡回冗長性検査 (CRC) メカニズムが実装されています。表 9-4 に、8 ビット CRC のプロパティを示します。

表 9-4. CRC-8 のルール

CRC-8 のルール	属性
CRC の幅	8 ビット
CRC 多項式	$x^8 + x^5 + x^4 + 1$ (0x31)
初期シード値	00h
入力データの反映	あり
出力データの反映	あり
XOR 値	00h

新しいトランザクションが完了すると、シフト・レジスタがシード値 00h で初期化され、データが LSB ファーストでシフトされます。CRC の結果は常に固有の 64 ビット・アドレスの一部であり、その前の 56 ビットに対して計算されます。また、ホストがレジスタの Scratchpad-1 およびメモリの Scratchpad-2 に書き込むと、デバイスはデータ・バイトに対して計算された CRC を送信して、ホストにトランザクションのデータの整合性チェックを提供します。ホストが温度レジスタを読み取るために Scratchpad-1 を読み取ると、デバイスは 8 バイトのスクラッチパッドの送信後に CRC を追加します。

ホストは CRC を再計算し、デバイスから受信した CRC と比較する必要があります。これは、デバイスからの読み取りデータを CRC ビットとともにシフトすることで行われます。バス・エラーがない場合、ビット・シフト後のシフト・レジスタは 00h となります。デバイスにデータを書き込む場合、ホストは書き込みデータを処理することにより受信した CRC をチェックし、送信エラーがないことを確認して、次の機能を実行する前に適切な訂正操作を実行する必要があります。

9.3.10 機能レジスタ・マップ

Scratchpad-1 領域と IO レジスタ領域は、一緒にして機能レジスタ・マップと呼ばれます (図 9-8 を参照)。Scratchpad-1 領域は 16 バイトの深さで、温度結果、デバイス・ステータス、デバイス構成、ショート・アドレス、温度アラート制限、温度オフセット・レジスタが含まれます。IO レジスタ領域には、IO 読み取りおよび IO 構成レジスタがあります。一部のレジスタは構成 EEPROM にコミットすることができ、電源投入時にホストが構成を書き直すことなくデバイス設定を復元できます。




図 9-8. 機能レジスタ・マップ (Scratchpad-1)

9.3.11 ユーザー・メモリ・マップ

EEPROM メモリは、それぞれ 4 ブロックの 8 ページで構成されています。図 9-9 に示すように、各ブロックは 8 バイト (64 ビット) です。これにより、ユーザー・メモリは合計 2048 ビットになります。デバイスへのすべてのメモリ・アクセスは、8 バイトのブロック単位で行う必要があります。プログラミング用のメモリへのアクセスは、Scratchpad-2 レジスタを介して行われます。ホストは Scratchpad-2 レジスタに書き込むため、デバイスはメモリに内容を確定する前に読み取りを実行できます。

256 bytes	00FFh	Page 7	Block 3	00F8h – 00FFh
	00E0h		Block 2	00F0h – 00F7h
			Block 1	00E8h – 00EFh
			Block 0	00E0h – 00E7h
	00DFh	Page 6	Block 3	00D8h – 00DFh
	00C0h		Block 2	00D0h – 00D7h
			Block 1	00C8h – 00CFh
			Block 0	00C0h – 00C7h
	00BFh	Page 5	Block 3	00B8h – 00BFh
	00A0h		Block 2	00B0h – 00B7h
			Block 1	00A8h – 00AFh
			Block 0	00A0h – 00A7h
	009Fh	Page 4	Block 3	0098h – 009Fh
	0080h		Block 2	0090h – 0097h
			Block 1	0088h – 008Fh
			Block 0	0080h – 0087h
	007Fh	Page 3	Block 3	0078h – 007Fh
	0060h		Block 2	0070h – 0077h
			Block 1	0068h – 006Fh
			Block 0	0060h – 0067h
	005Fh	Page 2	Block 3	0058h – 005Fh
	0040h		Block 2	0050h – 0057h
			Block 1	0048h – 004Fh
			Block 0	0040h – 0047h
	003Fh	Page 1	Block 3	0038h – 003Fh
	0020h		Block 2	0030h – 0037h
			Block 1	0028h – 002Fh
			Block 0	0020h – 0027h
001Fh	Page 0	Block 3	0018h – 001Fh	
0000h		Block 2	0010h – 0017h	
		Block 1	0008h – 000Fh	
		Block 0	0000h – 0007h	

図 9-9. EEPROM ページとブロックのアドレス・マップ

注


アドレスがユーザー・メモリ・マップの範囲外である場合、デバイスはデバイスの読み取り時に 1 を返します。

9.3.12 ビット通信

1 線式インターフェイス通信には基準クロックがないため、すべての通信は、固定時間スロット (t_{SLOT}) とロジック 0 および 1 を示す可変パルス幅を使用して非同期に実行されます。アイドル状態のときは、外部プルアップ抵抗によってラインが High に保持されます。すべてのビット通信は、書き込みであっても読み取りであっても、ホストがデータ・ラインを Low に駆動して立ち下がりエッジを生成することで開始し、ビット値は立ち下がりエッジ後にデータ・ラインが Low または High に保持される時間としてデコードされます。

通信は一度に 1 ビットずつ行われますが、ホストとデバイス間のデータの交換はバイト単位で実行されます。すべてのバイトは LSB ファーストで送信されます。不完全なバイトが送信された場合、デバイスの動作は保証されません。

9.3.12.1 ホスト書き込み、デバイス読み取り

ホスト書き込みとは、ホストがコマンド、機能、およびデータをデバイスに送信するための手段です。ホスト書き込みは、 9-10 に示すように、ホストがデータ・ラインを **Low** に駆動することにより開始します。ホストがロジック **1** を送信する場合、ラインは t_{WR1L} 後に解放されます。ホストがロジック **0** を送信する場合、ラインは t_{WR0L} 後に解放されます。データを解放した後、プルアップ抵抗により、次のタイム・スロットの開始までラインが **High** になります。デバイスは、立ち下がりエッジから t_{RDV} が経過した後、 t_{DSW} で示されるタイム・フレームでラインをサンプリングします。ホストは、プルアップ抵抗とバス容量による立ち上がり時間を考慮して、デバイスがラインをサンプリングする前にデータ・ラインを解放するタイミングと、ホストが次の書き込みビット時間スロットを駆動するタイミングを決定する必要があります。





図 9-10. ホスト書き込み、デバイス読み取り

9.3.12.2 ホスト読み取り、デバイス書き込み

ホスト読み取りとは、ホストがデバイスからデータまたはデータの整合性チェック用に **CRC** を取得するための手段です。ホスト読み取りは、 9-11 に示すように、ホストがデータ・ラインを **Low** に駆動することにより開始します。デバイスが立ち下がりエッジを検出すると、デバイスは t_{RL} が経過する前にラインを **Low** に駆動できます。 $t_{RL(MIN)}$ が経過した後、ホストはバスを解放できます。デバイスがロジック **1** を送信する場合、 $t_{RL(MAX)}$ が経過する前にバスが解放されます。デバイスがロジック **0** を送信する場合、バスは $t_{SLOT(MIN)}$ 後に解放されます。ホストは、 t_{RWAIT} 後に、 t_{MSW} で示されるタイム・フレームでラインをサンプリングする必要があります。ホストは、プルアップ抵抗とバス容量による立ち上がり時間を考慮して、ホストがデバイスから送信されたビット・レベルをサンプリングするサンプリング・ウィンドウ、または次の読み取りビット時間スロットを駆動するタイミングを決定する必要があります。




図 9-11. ホスト読み取り、デバイス書き込み

9.3.13 バス速度

デバイスは、標準速度 (8.33kbps) とオーバードライブ速度 (90kbps) の両方のデータ・レートをサポートします。すべてのデバイスは、より高いデータ・スループットを実現できるように、オーバードライブ速度で起動するよう工場出荷時にプログラムされています。ホストがデバイスを標準速度で動作させる必要がある場合、ホストから標準速度バス・リセットを発行することで、デバイスを簡単に切り替えることができます。シームレスな切り替えにより、ホストは新しい設計でより高いデータ・レートを利用できると同時に、従来の設計との下位互換性を維持できます。

また、アドレス・フェーズ・コマンドである OVD SKIPADDR および OVD MATCHADDR を使用して、標準速度モードからオーバードライブ速度モードに切り替えることもできます。

- ホストが OVD SKIPADDR を発行すると、バス状にあるオーバードライブ・モードをサポート可能なすべてのデバイスが、標準速度からオーバードライブ速度に切り替えられます。
- ホストが OVD MATCHADDR を発行すると、64 ビットのデバイス・アドレスがホストから送信されたアドレスと一致しているデバイスが、標準速度からオーバードライブ速度に切り替わります。

9.3.14 NIST トレース可能性

温度試験の精度は、ISO/IEC 17025 のポリシーと手順に準拠した認定ラボでキャリブレートされた機器によって検証されます。各デバイスは、それぞれのデータシートの仕様制限に適合するようテストおよびトリムされています。

9.4 デバイスの機能モード

TMP1826 デバイスは、フレキシブルなワンショット温度変換モードと、堅牢なユーザー EEPROM アーキテクチャを特長としています。詳細について、以下のセクションで説明します。

9.4.1 変換モード

TMP1826 は、ワンショット変換モードと連続変換モードをサポートしています。ワンショット変換モードには異なる方法があり、シングル・デバイスまたは複数デバイスのバス・ネットワークに基づいて使用できます。連続変換モードは、V_{DD} 電源モードでのみサポートされます。各変換モードでは 1 つの温度サンプルが使用されますが、ホストでデバイスの 8 サンプル平均を有効にして、精度を向上させることができます。変換は常に 1 つの温度サンプルを生成しますが、ホストでデバイスの 8 サンプル平均を有効にして、変換ノイズを低減し、精度を向上させることができます。

9.4.1.1 基本ワンショット変換モード

基本ワンショット変換モードは、デフォルトの変換モードです。デバイスは、バス・リセット、アドレス、および機能フェーズを経て、温度変換を開始します。通信中、デバイスはシャットダウン・モードになります。デバイスが変換要求を認識すると、デバイスはアクティブ変換を開始し、低消費電力シャットダウン・モードに戻ります (図 9-12 を参照)。デバイスが連続変換モードの場合、ワンショット変換モードの要求は無視されます。




図 9-12. ワンショット変換モード

図 9-13 に示すように、バス上に複数のデバイスが存在する場合でも、ワンショット変換の実行方法に変更はありません。ただし、複数のデバイスが存在するため、バス・パワー・モードでの合計電流ドレインにより、バス電圧が降下する場合があります。このような使用事例では、ホストが t_{DELAY} 前にアクティブになる FET / トランジスタ・スイッチを使用して、低インピ

インピーダンス電流パスを実装する必要があります。このパスは、アクティブな変換中はバスの電流要件を満たすためにオンになり、アクティブ変換が完了するとバス通信のためにオフになります。




図 9-13. 複数のデバイスでのワンショット変換モード

9.4.1.2 自動変換モード

自動変換モードは、バス・パワー・モードでプログラム可能な機能であり、[Device Configuration-1](#) レジスタで `CONV_MODE_SEL` を 10b に設定するとイネーブルにできます。自動変換モードがイネーブルの場合、[図 9-14](#) に示すように、ホストは温度変換要求の発行をスキップして、デバイスから温度データを直接読み取ることができます。これにより、要求コマンドが不要となるので、アプリケーションでの温度変換と読み取りを高速化できます。複数デバイスのバスの場合と同様に、アクティブ変換中にバスの電流要件を満たすには、低インピーダンスの電流パスが必要です。





図 9-14. 自動変換モード

9.4.1.3 スタック変換モード

スタック変換モードは、バス・パワー・モードでプログラム可能な機能であり、[Device Configuration-1](#) レジスタで `CONV_MODE_SEL` を 01b に設定するとイネーブルにできます。スタック変換モードがイネーブルの場合、[図 9-15](#) に示すように、デバイスはショート・アドレス・レジスタにプログラムされたアドレスを使用して、デバイスの温度変換を遅延させることができます。どの時点でもアクティブに変換されるデバイスは 2 つまでであるため、バス電源構成での電流ドレイン

は限られます。これにより、アプリケーションは複数の部品による同時温度変換を防ぎ、ユーザー・システムの最大電源電流を低減できます。



注

この機能を意図どおりに使用するため、ホスト・コントローラは、CONV_TIME_SEL と AVG_SEL の設定が同じであるすべてのデバイスをプログラムして、アクティブに変換しているデバイスが 2 つまでになるようにする必要があります。

図 9-15. スタック変換モード

9.4.1.4 連続変換モード

連続変換モードは、デバイスが V_{DD} 電源モードで動作している場合にのみ適用できます。このモードは、Device Configuration-1 レジスタの CONV_MODE_SEL ビットに 000b 以外の値を書き込むことでイネーブルにできます。連続変換モードをイネーブルにすると、図 9-16 に示すように、デバイスはホストによってプログラムされた間隔で定期的に変換を実行し、温度結果レジスタを更新します。構成に応じて、デバイスはアラート・スレッシュホールド・チェックも実行し、フラグとアラート・ピンを設定します。連続変換モードでは、CONVERTTEMP 機能は温度変換要求に影響しません。アプリケーションでは、いつでも変換レートを変更したり、デバイスをワンショット変換モードに戻したりできます。これは、現在の変換の完了後にのみ有効になります。




図 9-16. 連続変換モード

何らかの理由により、デバイスでブラウンアウトが発生せず、 V_{DD} 電源が故障し、デバイスがバス・パワー・モードに移行した場合、変換モードは自動的に構成 EEPROM の設定に戻ります。

9.4.2 アラート機能

すでに説明したように、内蔵のアラート機能を使用して、温度が特定のスレッシュホールドを超えたかどうかをホストで確認できます。アラート・ステータス・ビットは、バス・パワー・モードと V_{DD} 電源モードの両方で使用できます。アラート・ピンは、 V_{DD} 電源モードでのみ使用できます。

デバイスが V_{DD} 電源モードで、 $\overline{IO2/ALERT}$ が $\overline{IO2/ALERT}$ ピンとして機能するよう構成されている場合、スレッシュホールドを超えた場合にこのピンがアクティブ Low に駆動されます。このピンはオープン・ドレインであるため、プルアップ抵抗が必要です。 $\overline{IO2/ALERT}$ ピンのデアサートは、Device Configuration-1 レジスタの ALERT_MODE 設定に基づきます。

9.4.2.1 アラート・モード

ALERT_MODE が 0b に設定されている場合、デバイスはアラート・モードで動作します。アラート・モードでは、最後の温度変換が温度アラート高レジスタよりも高い場合、または温度アラート低レジスタよりも低い場合に、アラート・ステータス・フラグと $\overline{IO2/ALERT}$ ピンがアサートされます。

アラート・ステータス・フラグと $\overline{IO2/ALERT}$ ピンは、図 9-17 に示すように、ホストがステータス・レジスタを読み取ったとき、または ALERTSEARCH コマンドが正常に実行されたときにのみデアサートされます。




図 9-17. アラート・モードのタイミング図

9.4.2.2 コンパレータ・モード

ALERT_MODE が 1b に設定されている場合、デバイスはコンパレータ・モードで動作します。アラート・モードでは、最後の温度変換が温度アラート高レジスタよりも高い場合、または温度アラート低レジスタよりも低い場合に、アラート・ステータス・フラグと $\overline{IO2/ALERT}$ ピンがアサートされます。

アラート・ステータス・フラグと $\overline{IO2/ALERT}$ ピンは、図 9-18 に示すように、最後の温度変換の結果が、温度アラート高の値からヒステリシスを引いた値を下回った場合、または温度アラート低の値にヒステリシスを加えた値を上回った場合にのみデアサートされます。ヒステリシスは、Device Configuration-2 レジスタの HYSTERESIS ビット・フィールドを使用して選択できます。




図 9-18. コンパレータ・モードのタイミング図

9.4.3.1 線式インターフェイス通信

機能を効果的に活用するため、デバイス・アクセスには 3 つのフェーズがあります。図 9-19 に示すように、バス通信はバス・リセット条件から開始し、バス上のすべてのデバイスがそれに応答する必要があります。その次の高度に構成可能なアドレス・フェーズでは、ホストがアクセスするデバイスを選択します。最後は機能フェーズで、ホストが選択したデバイスに対してアクションを実行します。




図 9-19.1 線式バス通信

1 線式バスでは、バス上のデバイスにより開始されるリセットへの応答を除き、すべての書き込みと読み取りはホストによって開始されます。

9.4.3.1 バス・リセット・フェーズ

バス・リセット・フェーズは、通信の開始です。このフェーズは、ホストが 1 線式データ・ラインを t_{RSTL} の期間 Low に保持することで開始します。バス上のすべてのデバイスは、現在の状態に関係なく、内部状態を再初期化し、ホストが開始したバス・リセットに応答します。図 8-1 に示すように、デバイスは t_{PDH} 以上経過した後、1 線式を t_{RSTH} の期間 Low に保持することで応答します。

すべてのデバイスは、電源投入時に Device Configuration-2 の OD_EN ビットが 1 に設定され、ステータス・レジスタの OD フラグが 1 に設定されます。ホストが $48\mu s \sim 80\mu s$ のバス・リセット・パルスを送信すると、オーバードライブ速度で動作するデバイスのみがバス・リセット・パルスに応答し、標準モードで動作するデバイスは標準モードのバス・リセットを待機します。

ホストが標準モードの最小 t_{RSTL} のバス・リセット・パルスを送信した場合、デバイスは OD_EN ビットを 0 にリセットし、標準モードでバス・リセットに応答します。バスに標準速度とオーバードライブ速度のデバイスが混在している場合、標準モードのバス・リセット・パルスを送信すると、すべてのデバイスが標準モードの動作速度にリセットされます。

ホストが特定の動作速度のバス・リセットを送信し、他の速度モードで通信することはできません。また、80 μ s より広いバス・リセット・パルス (480 μ s 未満) が送信された場合、デバイスの通信はリセットされますが、デバイスの動作は保証されません。

9.4.3.2 アドレス・フェーズ

図 9-20 に、バス・リセット・フェーズに続くアドレス・フェーズを示します。このフェーズでは、ホストが 8 ビット・コマンドを発行して、64 ビットのデバイス・アドレスを送信するか、アドレスをスキップします。一部のコマンドはデバイス・アドレスの検出に使用され、他のコマンドはデバイスの選択に使用されます。




図 9-20. アドレス・フェーズのフローチャート

9.4.3.2.1 READADDR (33h)

このコマンドは、ホストがデバイスの 64 ビット・アドレスを読み取るために使用します。このコマンドは、バス上に 1 つのデバイスが存在する場合にのみ使用する必要があります。バス上に複数のデバイスが存在する場合に使用すると、競合が発生します。

9.4.3.2.2 MATCHADDR (55h)

このコマンドはホストにより発行され、その後 64 ビットのアドレスを送信することにより、バス上で 1 つのデバイスを選択するのに使用されます。各デバイスのアドレスは固有であるため、このコマンドで選択できるのは 1 つのデバイスのみで、他のすべてのデバイスはバス・リセットを待機します。

9.4.3.2.3 SEARCHADDR (F0h)

このコマンドは、システムの電源投入後に、ホストがバス上の各デバイスの 64 ビット・アドレスを識別するために使用します (図 9-21 を参照)。また、ホストが後でシステムに追加された新しいデバイスを検出するために使用することもできます。シ

シングル・デバイス・バスの場合、ホストはこのコマンドをスキップし、代わりに SKIPADDR または OVD_SKIPADDR コマンドを使用してデバイスにアクセスできます。

図 9-21 の右側のフローに示すように、Device Configuration-2 レジスタの ARB_MODE ビットが 11b に設定されていて高速アービトレーション・モードがイネーブルの場合、デバイスはバス上の送信ビットをチェックします。デバイスが読み取ったビット値がデバイスが送信したビット値と異なる場合、デバイスは次のバス・リセットまでコマンドに応答しなくなります。読み取ったビット値が一致したデバイスは応答を続け、64 番目のビットまで一致したデバイスは、ステータス・レジスタの ARB_DONE ビットを 1b に設定し、次の SEARCHADDR コマンドには応答しなくなります。この調停機能により、ホストは従来の SEARCHADDR コマンドを使用した複雑でメモリ集中型の時間がかかる検出方法を実行せずに、デバイスを高速に検出できます。同時に、バス上で問題が発生した場合は、ホストはブロードキャスト書き込みを実行し、調停モードをディセーブルしてからイネーブルにして、高速アービトレーション・モードを再開できます。

デバイスには最適化された調停モードもあり、これは ARB_MODE ビットを 10b に設定するとイネーブルになります。デバイスは送信ビットをチェックし、デバイスがロジック 1 を送信したときにロジック 0 を検出した場合、次の SEARCHADDR コマンドが送信されるまで、デバイスは SEARCHADDR コマンドに応答しなくなります。64 ビットすべてを送信できたデバイスがバスを獲得し、ステータス・レジスタの ARB_DONE ビットを 1b に設定して、次の SEARCHADDR コマンドには応答しなくなります。最適化された調停モードでは、ホストは複雑なメモリ構造を管理してバス上のデバイスを識別する必要がなく、従来のソフトウェア検索アルゴリズムを引き続き使用できます。

ホストが FFFFFFFFh を受信した場合は、デバイスの検索を停止する必要があります。ホストは調停モードをディセーブルにして ARB_DONE ステータスをクリアし、既存のバスに追加された新しいデバイスを検索する場合にのみイネーブルにする必要があります。




図 9-21. アドレス検索アルゴリズムのフローチャート

9.4.3.2.4 ALERTSEARCH (ECh)

このコマンドは、いずれかのデバイスにアラート・モードで対処する必要があるアラーム条件があるかどうかを識別するためにホストにより使用されます。温度変換が実行され、温度結果がアラート温度高レジスタよりも高い、またはアラート温度低レジスタよりも低いときにアラーム条件はデバイスにより設定されます。このコマンドは、SEARCHADDR コマンドと同じ方

法を使用しますが、応答するのはアラーム条件を持つデバイスです。いずれのデバイスにもアラーム条件がない場合、ホストはバス上で 1 の後に 1 を受信します。デバイスが 1 の後に 0 を送信した場合、ホストは 1 つ以上のデバイスにアラート条件があるか、またはすべてのデバイスにアラート条件があると解釈します。バスにノイズがありラインが誤ってサンプリングされた場合でも、デバイスにアラート条件がなければ、ホストはアドレス検索フェーズ中バス上ですべて 1 を受信します。ARB_MODE ビットは、それ以降のアドレス検索アルゴリズムの動作には影響しません。

アラートが設定されたデバイスのみが、ALERTSEARCH アドレス・コマンドを受信したときに応答し、その 64 ビット・アドレスを送信します。デバイスがデバイス・アドレスを正常に送信すると、デバイスは送信アドレス・フェーズには含まれなくなります。これらのデバイスでは、内部アラート・フラグが自動的にクリアされ、別の温度変換でアラート条件が設定されるまで、ALERT ピンは解放されたままになります。このコマンドを使用するには、ホスト・コントローラでバス上のすべての部品がアラート・モードに設定されていることを確認する必要があります。

9.4.3.2.5 SKIPADDR (CCh)

このコマンドを発行すると、ホストはバス上のすべてのデバイスを選択できます。これは、ホストが Scratchpad-1 に書き込む場合や、バス上のすべてのデバイスの温度変換をトリガする場合に便利です。バス上にデバイスが 1 つの場合は、ホストはこのコマンドを使用してバス全体のデータ・スループットを向上させることもできます。

バス上に複数のデバイスがある場合は、ホストはこのコマンドを発行しないように注意する必要があります。ホストがこのコマンドを使用してデバイスを読み取ろうとすると、バス上で競合が発生する可能性があります。

9.4.3.2.6 OVD SKIPADDR (3Ch)

ホストがこのコマンドを発行すると、速度の異なるバス上のオーバードライブ速度をサポートするすべてのデバイスを選択できます。これは、ホストが Scratchpad-1 に書き込む場合や、バス上のオーバードライブ速度をサポートするすべてのデバイスの温度変換をトリガする場合に便利です。バス上のデバイスが 1 つの場合は、ホストはこのコマンドを使用してバス全体のデータ・スループットを向上させることもできます。このコマンドを発行すると、オーバードライブ・モードをサポートするデバイスのみで、内部 OD フラグが 1 に設定されます。

バス上にオーバードライブ・モードをサポートするデバイスが複数ある場合は、ホストはこのコマンドを発行しないようにする必要があります。ホストがこのコマンドを使用してデバイスを読み取ろうとすると、バス上で競合が発生する可能性があります。

ホストが標準モード・バス・リセットを発行すると、OD フラグが 1 に設定されているすべてのデバイスでこのフラグがクリアされ、標準モード速度に戻ります。

9.4.3.2.7 OVD MATCHADDR (69h)

このコマンドはホストにより発行され、その後に 64 ビットのアドレスを送信して、バス上でオーバードライブ速度の 1 つのデバイスを選択するのに使用されます。各デバイスのアドレスは固有であるため、このコマンドで選択できるのは 1 つのデバイスのみで、他のすべてのデバイスはバス・リセットを待機します。選択されたデバイスは、その内部 OD フラグを 1 に設定し、すべての通信をオーバードライブ速度で開始します。

ホストが標準モード・バス・リセットを発行するか、OVD MATCHADDR を使用して別のデバイスを選択すると、OD フラグが 1 に設定されているすべてのデバイスでこのフラグがクリアされ、標準モード速度に戻ります。

9.4.3.2.8 FLEXADDR (0Fh)

このコマンドは、ホストがショート・アドレス・レジスタに設定されているショート・アドレスを使用して、デバイスにアクセスするために発行します。このコマンドの使用は、デバイスの 64 ビット固有アドレスには影響しません。FLEXADDR コマンドの後に、ホストがその後の通信用に選択するデバイスのショート・アドレスである 1 バイトを指定します。

9.4.3.3 機能フェーズ

図 9-22、図 9-23、および図 9-24 に、アドレス・フェーズに続く機能フェーズを示します。このフェーズ中、ホストは異なる機能を送信し、デバイスにデータを送信したり、デバイスのデータを読み取ったり、温度変換を開始したりします。一部の機能は、SKIPADDR または OVD SKIPADDR を使用して、バス上のすべてのデバイスにブロードキャストできます。読み取り機能は、アドレス・フェーズ中に MATCHADDR、FLEXADDR、または OVD MATCHADDR を使用して選択したデバイスに対してユニキャストする必要があります。バス上に存在するデバイスが 1 つの場合、デバイス・アドレスの選択はスキップできます。




図 9-22. レジスタ空間の機能フェーズ・フローチャート

9.4.3.3.1 CONVERTTEMP (44h)

この機能は、ホストがバス上の温度センサでワンショット温度変換を実行するために発行します。

デバイスにバス電源が供給されている場合、アクティブ温度変換中、ホストはバスをアイドル状態に保持する必要があります。アクティブ温度変換時間は、変換モードによって異なります。温度変換が完了すると、温度結果 LSB、温度結果 MSB、およびステータス・レジスタの結果が更新されます。

Device Configuration-1 レジスタで自動温度変換モードがイネーブルになっている場合、このコマンドは無視されます。

9.4.3.3.2 WRITE SCRATCHPAD-1 (4Eh)

この機能は、ホストが温度センサの機能レジスタに書き込むために発行します。ホストは機能バイトの後に、デバイス構成レジスタ、ショート・アドレス・レジスタ、温度アラート低レジスタ、温度アラート高レジスタ、温度オフセット・レジスタを送信します。9 バイトを送信した後、デバイスはこの 9 バイトから計算された CRC をホストに送信し、データの整合性を検証する必要があります。

ホストは転送中はいつでもバス・リセットを発行できますが、不完全な転送によりレジスタが破損しないようにするため、バス・リセットの発行はバイト境界でのみ行うことをお勧めします。

FLEX_ADDR_MODE ビットが 0 以外の値に更新された場合、ホストは通信を遅らせ、 t_{RESDET} または t_{DELAY} (要求されたフレックス・モードによる) が経過するまでバスをアイドル状態に保持して、デバイスがショート・アドレスをデコードして更新できるようにする必要があります。FLEX_ADDR_MODE ビットの値が 0 以外の場合、デコードされたショート・アドレスが上書きされるのを避けるため、それ以降の WRITE_SCRATCHPAD-1 ではレジスタ・スクラッチパッドでショート・アドレス・レジスタのバイトが更新されないようにする必要があります。

注

Device Configuration-2 レジスタの OD_EN ビットや LOCK_EN ビットを更新する場合、デバイス速度の変更やレジスタ・スクラッチパッドの書き込み保護を有効にするには、ホスト・コントローラは 9 バイトを送信し、CRC の転送を待つ必要があります。CRC 転送が完了する前にホストが転送を終了した場合、OD_EN や LOCK_EN の更新は有効になりません。

9.4.3.3.3 READ_SCRATCHPAD-1 (BEh)

この機能は、ホストがレジスタ・スクラッチパッドから温度結果、ステータス・ビット、機能レジスタを読み取るために発行します。選択されたデバイスは、レジスタ・スクラッチパッドの最初の 8 バイトと、その 8 バイトの CRC を送信します。ホストが読み取りを続行する場合、ホストは次の 8 バイトと最後の 8 バイトの CRC を受信します。ホストは、バス・リセットを発行することで、いつでも機能を終了できます。

9.4.3.3.4 COPY_SCRATCHPAD-1 (48h)

この機能は、ホストが Scratchpad-1 レジスタを EEPROM 構成メモリにコピーするために発行します。図 9-22 に示すように、温度アラート・レジスタ、構成レジスタ、ショート・アドレス・レジスタ、温度オフセット、IO ピン構成レジスタが構成 EEPROM に保存されます。レジスタ空間から NVM に 9 バイトがコピーされるため、ホストは次のアクセスを実行する前に、EEPROM プログラミング時間の 2 倍の時間バスをアイドル状態に保持する必要があります。




図 9-23. メモリ・アクセスの機能フェーズ・フローチャート

9.4.3.3.5 WRITE_SCRATCHPAD-2 (0Fh)

この機能は、ホストがメモリ・スクラッチパッドを使用して EEPROM へのデータ書き込みを準備するために発行します。

図 9-23 に示すように、ホストはまず EEPROM アドレスの 2 バイトを送信し、その後 8 バイトのデータを送信します。デバイスは 8 バイトのデータを受信すると、データの整合性チェックのため、ホストから受信したアドレスとデータの合計 10 バイトに対して CRC を計算します。この機能は、ホストが最終的な EEPROM の消去とプログラムを実行する前に、データをメモリ・スクラッチパッドにコピーしてデータ変更の準備をするだけです。ホストは、メモリ・スクラッチパッドを 8 バイトの揮発性バッファとして使用することもできます。

デバイスは、EEPROM に対するバイト単位のアクセスをサポートしていません。スクラッチパッドへのすべてのアクセスは、8 バイト単位で行われます。そのため、ホストはアドレスを 8 バイトのブロック境界で送信する必要があります。ブロック境界でない位置にデータを書き込もうとすると、図 9-9 に示す対応する EEPROM ページおよびブロックのデータが破損します。

9.4.3.3.6 READ SCRATCHPAD-2 (AAh)

この機能は、ホストがメモリ・スクラッチパッドを読み取るために発行します。

ホストはまず EEPROM アドレスの 2 バイトを送信します (図 9-23 を参照)。2 バイトのアドレスが、最後の WRITE SCRATCHPAD-2 で送信されたアドレスと一致すると、デバイスは Scratchpad-2 バッファに書き込まれた 8 バイトのデータを送信することにより応答します。ホストは、転送中いつでもバス・リセットを送信できます。デバイスが 8 バイトすべてを送信し、バス・リセットが受信されない場合、データ整合性チェックのため、デバイスはホストから送信された 2 バイトのアドレスとデバイスがホストに送信した 8 バイトのデータに対して計算された CRC を送信します。

EEPROM アドレスに不一致がある場合、デバイスは開始に戻り、通信を再開するためのバス・リセットを待機し、ホストはその後の読み取りでバスで 1 を受信します。このメカニズムにより、WRITE SCRATCHPAD-2 および READ SCRATCHPAD-2 の実行中にアドレス・バイトの破損が発生した場合に、データ・バイトと CRC バイトの両方が FFh と読み取られるため、ホストが破損を検出できます。

9.4.3.3.7 COPY SCRATCHPAD-2 (55h)

この関数は、ホストが Scratchpad-2 レジスタを EEPROM 構成メモリにコピーするために発行します。消去とプログラムの実行中は EEPROM の電流が大きくなるので、1 つまたは複数のデバイスにより十分な電流が引き込まれるようにアプリケーションで外部プルアップ抵抗のサイズを調整するか、バス・プルアップ抵抗と並列に接続された外部 FET / トランジスタ・スイッチを使用して低インピーダンス電流バスを実装する必要があります。

ホスト・アプリケーションは、COPY SCRATCHPAD-2 を送信する前に、ユーザー EEPROM の目的のアドレスに対して、WRITE SCRATCHPAD-2 または READ SCRATCHPAD-2 を発行する必要があります。デバイスは、WRITE SCRATCHPAD-2 の発行時に送信されたアドレスを保存および使用して、コピー操作を実行するユーザー EEPROM 内の場所を識別します。コミット動作を実行するときは、メモリ内容を Scratchpad-2 からユーザー EEPROM のすでに指定されたアドレスにコピーする操作を開始するのに、ホストは A5h の 1 バイトだけ送信する必要があります。ホストは、バスで新しいアクセスを開始する前に、EEPROM プログラミング時間だけバスをアイドル状態に保持する必要があります。

9.4.3.3.8 READ EEPROM (F0h)

この機能は、ホストが EEPROM メモリを直接読み取るために発行します。

ホストは、EEPROM の読み取る位置のアドレス 2 バイトを送信します。その後デバイスは、その場所からデータ・バイトを送信し始め、内部アドレス・ポインタが EEPROM の末尾に到達せず、ホストがバス・リセットを発行しない限り、データ・バイトの送信を継続します。内部アドレス・ポインタが EEPROM の末尾位置に達すると、デバイスはバスに 1 を送信します。アクセスする EEPROM 位置のアドレス 2 バイトを送信した後、およびブロック境界間を移動するときは、ホストは EEPROM 特性で指定されている t_{IDLE} の間バスをアイドル状態にする必要があります。READ EEPROM 機能の作動中は、デバイスからの応答に CRC は含まれません。

デバイスは、EEPROM に対するバイト単位のアクセスをサポートしていません。メモリへのすべてのアクセスは、8 バイト単位で行われます。そのため、ホストはアドレスを 8 バイトのブロック境界で送信する必要があります。アドレスの送信がブロック境界でない場合、デバイスは図 9-9 に示す対応するブロックの開始からデータを送信します。




図 9-24. IO アクセスの機能フェーズ・フローチャート

9.4.3.3.9 GPIO WRITE (A5h)

この機能は、ホストが GPIO の構成と読み取りを行うために発行します。

ホストは IO 構成バイトを送信し、その後に反転 IO 構成バイト値を送信します。この操作により、デバイスはバス・ノイズによるビット・エラーをチェックできます。エラーが検出された場合、ホストが再試行するように、デバイスは故障コード FFh をホストに送信します。エラーが検出されない場合、デバイスは成功コード AAh を送信します。

9.4.3.3.10 GPIO READ (F5h)

この機能は、ホストが GPIO を読み取るために発行します。

この機能を発行した後、デバイスは対応する IO ステータスを表すバイトを送信し、その後に IO ステータス・バイトの CRC を送信します。ホストはこのシーケンスを繰り返して、ポーリング・ループを実装できます。

9.4.4 NVM での動作

TMP1826 デバイスは、ユーザー・データのプログラミング、ユーザー・データのメモリ保護有効化の一般的な手順に従います。

9.4.4.1 ユーザー・データのプログラミング

ユーザー・データをメモリにプログラミングするには、前述のように、WRITE SCRATCHPAD-2、READ SCRATCHPAD-2、COPY SCRATCHPAD-2 を使用します。アプリケーションは、機能メモリ・マップのアドレスを使用して、ユーザー・データをデバイスに書き込む必要があります。

1. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
2. ホストが WRITE SCRATCHPAD-2 を機能メモリ・マップに示されるアドレスを指定して発行し、8 バイトのデータと転送検証用の 1 バイトの CRC を送信します。
3. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
4. ホストが READ SCRATCHPAD-2 を機能メモリ・マップに示されるアドレスを指定して発行し、8 バイトのデータと、前の手順で書き込まれたものと同じであることを確認するため 1 バイトの CRC を読み取ります。
5. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
6. ホストが COPY SCRATCHPAD-2 をデータ・バイト A5h を指定して発行し、ユーザー EEPROM にデータをコミットします。

9.4.4.2 レジスタおよびメモリ保護

TMP1826 は、次に説明するように、Scratchpad-1 レジスタとメモリ領域の両方に対して、ユーザーが構成可能な保護機能を提供します。

9.4.4.2.1 Scratchpad-1 レジスタの保護

このデバイスは、レジスタ・マップ全体に対してワнтаイム書き込み保護を提供します。IO 構成レジスタを除くすべての書き込み可能レジスタを、書き込み保護できます。書き込み保護を永続的にイネーブルにするには、ホスト・コントローラで Device Configuration-2 レジスタの LOCK_EN ビットを設定し、レジスタを構成 EEPROM にコピーする必要があります。構成 EEPROM をプログラムすると、変更は永続的で、元に戻すことはできません。

デバイスには、一時的な書き込み保護メカニズムもあります。LOCK_EN ビットが構成 EEPROM にコミットされていない場合、電力が供給されていれば、デバイスは IO 構成レジスタを除くレジスタ Scratchpad-1 領域への書き込みを防止します。デバイスで POR が実行された場合、LOCK_EN ビットはクリアされ、ホストはレジスタ Scratchpad-1 を更新できるようになります。

9.4.4.2.2 ユーザー・メモリの保護

デバイスには、構成可能なワнтаイム・メモリ保護メカニズムがあります。メモリ保護は、32 バイト (256 ビット) のページ・レベルで適用できます。TMP1826 では、1 レベルのメモリ保護と 2 つのモードのメモリ動作を使用できます。

- 公開読み取りおよび書き込み: 工場出荷時にプログラムされた部品のデフォルトのメモリ・オプションです。ホスト・コントローラは、追加の手順なしで読み取りと書き込みを行うことができます。
- 書き込み保護付きの公開読み取り: このモードでは、ホスト・コントローラは特定の手順なしでメモリを読み取ることができますが、書き込みアクセスは許可されません。

以下に説明する特別なアドレスを使用して、各ページを保護できます。

表 9-5. ユーザー・メモリの保護

ユーザー・メモリ保護アドレス		備考
保護レベルのオペランド	ページ番号フィールド	
80h	00h	ユーザー・メモリ・ページ 0 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	01h	ユーザー・メモリ・ページ 1 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	02h	ユーザー・メモリ・ページ 2 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	03h	ユーザー・メモリ・ページ 3 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	04h	ユーザー・メモリ・ページ 4 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。

表 9-5. ユーザー・メモリの保護 (continued)

ユーザー・メモリ保護アドレス		備考
保護レベルのオペランド	ページ番号フィールド	
80h	05h	ユーザー・メモリ・ページ 5 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	06h	ユーザー・メモリ・ページ 6 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。
80h	07h	ユーザー・メモリ・ページ 7 を消去して任意のモードにプログラムすることはできません。公開モードの読み取りアクセスは許可されます。

メモリ保護ビットは、1 回のみプログラムできます。したがって、ページをロックした後は、ロックを解除できません。書き込み保護を使用して、公開読み取り専用でユーザー・メモリ・ページをロックする方法を、以下のシーケンスで説明します。

1. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
2. ホストが **WRITE SCRATCHPAD-2** を発行し、アドレス **800Nh** (N はページ番号)、データ・バイト **55h** を送信します。
3. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
4. ホストが **READ SCRATCHPAD-2** を発行してアドレス **800Nh** (N はページ番号) を送信し、データ・バイトを読み取って **55h** であることを確認します。
5. ホストがバス・リセットを発行し、応答を待ってから、デバイスを指定するアドレス・コマンドを送信します。
6. ホストが **COPY SCRATCHPAD-2** を発行してデータ・バイト **A5h** を送信し、ページの保護をコミットします。
7. ホストはプログラミング時間を待ってから、新しいバス動作を開始します。

9.5 プログラミング

TMP1826 には、アプリケーションが温度変換と EEPROM プログラミングのためにデバイスの機能にアクセスする方法が複数あります。複数のデバイスにアクセスする場合は、MATCHADDR コマンドと 64 ビットのデバイス・アドレスを使用する必要があります。固有のショート・アドレスがプログラムされている場合、ホストは FLEXADDR コマンドと 8 ビットのショート・アドレスを使用できます。

以下のセクションでは、デバイスの機能に適切にアクセスするために従う必要のあるシーケンスについて説明します。

9.5.1 シングル・デバイスの温度変換と読み取り

表 9-6 に、温度変換とそれに続く温度結果の読み取りのためにホスト MCU で実行する必要があるプログラム・フローを示します。温度結果はレジスタ Scratchpad-1 の最初の 2 バイトであるため、ホストはデバイスが最初の 2 バイトを送信した後、バス・リセットを実行して読み取りを停止することもできます。

表 9-6. シングル・デバイスの温度変換と Scratchpad-1 の読み取りシーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
CONVERTTEMP (44h)		ホストが機能コマンドを送信して温度変換を開始
バスを $t_{\text{DELAY}} + t_{\text{CONV}}$ の時間アイドル状態に保持		温度変換中はバスをアイドル状態 (High) に保持
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
READ SCRATCHPAD-1 (BEh)		ホストが機能コマンドを送信してレジスタ Scratchpad-1 を読み取り
	TEMP_RESULT_L	デバイスが温度結果 LSB レジスタを送信
	TEMP_RESULT_H	デバイスが温度結果 MSB レジスタを送信
	STATUS_REG	(ホストの読み取りはオプション) デバイスがステータス・レジスタを送信
	FFh	(ホストの読み取りはオプション) デバイスが予約バイトを送信
	CONFIG_REG1	(ホストの読み取りはオプション) デバイスが構成-1 レジスタを送信
	CONFIG_REG2	(ホストの読み取りはオプション) デバイスが構成-2 レジスタを送信
	SHORT_ADDR	(ホストの読み取りはオプション) デバイスがショート・アドレス・レジスタを送信
	FFh	(ホストの読み取りはオプション) デバイスが予約バイトを送信
	CRC	(ホストの読み取りはオプション) デバイスが最初の 8 の CRC を送信
	TEMP_ALERT_LOW_L	(ホストの読み取りはオプション) デバイスが温度アラート低 LSB レジスタを送信
	TEMP_ALERT_LOW_H	(ホストの読み取りはオプション) デバイスが温度アラート低 MSB レジスタを送信
	TEMP_ALERT_HIGH_L	(ホストの読み取りはオプション) デバイスが温度アラート高 LSB レジスタを送信
	TEMP_ALERT_HIGH_H	(ホストの読み取りはオプション) デバイスが温度アラート高 MSB レジスタを送信
	TEMP_OFFSET_L	(ホストの読み取りはオプション) デバイスが温度オフセット LSB レジスタを送信
	TEMP_OFFSET_H	(ホストの読み取りはオプション) デバイスが温度オフセット MSB レジスタを送信
	FFh	(ホストの読み取りはオプション) デバイスが予約バイトを送信
	FFh	(ホストの読み取りはオプション) デバイスが予約バイトを送信
	CRC	(ホストの読み取りはオプション) デバイスが最後の 8 の CRC を送信

9.5.2 複数デバイスの温度変換と読み取り

表 9-7 に、複数デバイスの温度変換とそれに続く温度結果の読み取りのためにホスト MCU で実行する必要があるプログラム・フローを示します。ホストは、MATCHADDR コマンドを使用して、バス上の各デバイスのアドレスを指定する必要があります。読み取り機能では、デバイスの調停は行われません。

表 9-7. 複数デバイスの温度変換と Scratchpad-1 の読み取りシーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
CONVERTTEMP (44h)		ホストが機能コマンドを送信して温度変換を開始
バスを $t_{DELAY} + t_{CONV}$ の時間アイドル状態に保持		温度変換中はバスをアイドル状態 (High) に保持
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトのデバイス・アドレスを送信
READ SCRATCHPAD-1 (BEh)		ホストが機能コマンドを送信してレジスタ Scratchpad-1 を読み取り
	TEMP_RESULT_L	デバイス 1 が温度結果 LSB レジスタを送信
	TEMP_RESULT_H	デバイス 1 が温度結果 MSB レジスタを送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 2 を選択するために 8 バイトのデバイス・アドレスを送信
READ SCRATCHPAD-1 (BEh)		ホストが機能コマンドを送信してレジスタ Scratchpad-1 を読み取り
	TEMP_RESULT_L	デバイス 2 が温度結果 LSB レジスタを送信
	TEMP_RESULT_H	デバイス 2 が温度結果 MSB レジスタを送信

9.5.3 レジスタ Scratchpad-1 の更新とコミット

表 9-8 に、レジスタ・スクラッチパッドを更新し、構成 EEPROM にコミットするためにホストが実行する必要があるシーケンスを示します。ホストは、構成 EEPROM に同じ内容をコピーする前に、スクラッチパッドを読み取って、レジスタに対して正しい読み取り / 変更 / 書き込みを実行できることを確認する必要があります。

ホストにデバイスが 1 つしかない場合や、アプリケーションでバスの破損が発生しないことが保証されている場合は、SKIPADDR コマンドを使用して、同じ設定でレジスタ・スクラッチパッド領域をグローバルに更新およびコミットできます。ただし、いったんコミットしてロックすると、ホストがその場所を更新することはできなくなるので、コミット動作を実行する前に、ホストがその場所を読み取ることを強くお勧めします。

表 9-8. レジスタ Scratchpad-1 の更新と構成 EEPROM のプログラム

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトを送信
READ SCRATCHPAD-1 (BEh)		ホストが機能コマンドを送信してレジスタ Scratchpad-1 を読み取り
	16 レジスタ・バイト + 2 CRC バイト	デバイスがレジスタ scratchpad-1 の最初の 8 バイト、CRC バイト、レジスタ scratchpad-1 の最後の 8 バイト、CRC バイトの順に送信

表 9-8. レジスタ Scratchpad-1 の更新と構成 EEPROM のプログラム (continued)

ホストからデバイス	デバイスからホスト	備考
リセット		
	リセットへの応答	デバイスが初期化に回答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトを送信
WRITE SCRATCHPAD-1 (4Eh)		ホストが機能コマンドを送信してレジスタ scratchpad-1 に書き込み
9 レジスタ・バイト		ホストが更新されたレジスタ scratchpad-1 の 9 バイトを送信
	CRC	デバイスがレジスタ・バイトの CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に回答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトを送信
COPY SCRATCHPAD-1 (48h)		ホストが機能コマンドを送信してレジスタ scratchpad-1 をコピーして構成 EEPROM に書き込み
t _{PROG} の時間バスをアイドル状態に保持		構成 EEPROM の消去プログラム中、バスをアイドル状態 (High) に保持

9.5.4 シングル・デバイス EEPROM のプログラミングと検証

表 9-9 に、EEPROM を更新するためにホストが実行する必要がある正しい手順を示します。シングル・デバイスと通信する場合、ホストは SKIPADDR コマンドを使用できます。複数のデバイスと通信する場合は、ホストは MATCHADDR コマンドまたは FLEXADDR コマンドを使用して、正しいデバイス・アドレスを指定する必要があります。ホストはまず EEPROM スクラッチパッドに書き込み、ユーザー EEPROM にコピーする前に、その内容を読み取って確認します。コピー・コマンドは検証バイト A5h とともに発行され、EEPROM の消去とプログラムの間、バスはアイドル状態に保持されます。ホストは、8 バイト・ページごとにこのシーケンスを繰り返します。位置がプログラムされた後、ホストはスタート・アドレスを指定して READ EEPROM 機能を発行し、すべてのバイトを読み取ることができます。デバイスは、ページ・サイズのバイトをリードバックし、各ページの後に CRC バイトを追加するので、ホストはより小さなデータ・パケットの CRC を使用してビット破損を検出できます。

ホストが読み取り動作を継続している間、デバイスは 8 バイトのデータの後に CRC バイトをリードバックします。デバイスが EEPROM ブロックの末尾に達すると、デバイスはすべて 1 をホストに返します。

表 9-9. シングル・デバイス EEPROM のプログラミングと検証のシーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に回答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
WRITE SCRATCHPAD-2 (0Fh)		ホストが機能コマンドを送信して Scratchpad-2 に書き込み
2 バイトの EEPROM アドレス		ホストが 2 バイトの EEPROM アドレスを送信 (データは MSB ファースト、LSB ラストで書き込む必要あり)
8 ビット・データ		ホストが EEPROM アドレスの 8 バイト・データを送信
	CRC	デバイスがアドレスとデータの CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に回答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
READ SCRATCHPAD-2 (AAh)		ホストが機能コマンドを送信して Scratchpad-2 から読み取り

表 9-9. シングル・デバイス EEPROM のプログラミングと検証のシーケンス (continued)

ホストからデバイス	デバイスからホスト	備考
2 バイトの EEPROM アドレス		ホストが 2 バイトの EEPROM アドレスを送信 (データは MSB ファースト、LSB ラストで書き込まれている)
	8 ビット・データ	デバイスが Scratchpad-2 から 8 バイトを送信
	CRC	デバイスが 8 バイトの CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
COPY SCRATCHPAD-2 (55h)		ホストが機能コマンドを送信して Scratchpad-2 を EEPROM にコピー
A5h		ホストが EEPROM プログラムの認定バイトを送信
バスを t_{PROG} の時間アイドル状態に保持		EEPROM のプログラム中、バスをアイドル状態 (High) に保持
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
READ EEPROM (F0h)		ホストが機能コマンドを送信して EEPROM を読み取り
2 バイトの EEPROM アドレス		ホストが 2 バイトのアドレスを EEPROM に送信してデータを読み取り
バスを t_{READILE} の時間アイドル状態に保持		データをプリフェッチするための読み取り中、バスをアイドル状態 (High) に保持
	8 ビット・データ	デバイスが EEPROM アドレスから 8 バイトを送信
	CRC	デバイスが 8 バイトの CRC を送信
バスを t_{READILE} の時間アイドル状態に保持		データをプリフェッチするための読み取り中、バスをアイドル状態 (High) に保持

9.5.5 シングル・デバイス EEPROM ページのロック動作

表 9-9 に示すようにデバイスの EEPROM が正常にプログラミングされると、ホストは表 9-10 に示すシーケンスを実行して、EEPROM ページを書き込み保護する必要があります。

表 9-10. シングル・デバイス EEPROM ページのロック・シーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
WRITE SCRATCHPAD-2 (0Fh)		ホストが機能コマンドを送信して Scratchpad-2 に書き込み
80h		ホストがページ保護バイトを送信
0Nh		ホストがロックするページ番号を送信
55h		ホストがロック・コード・バイトを送信
	CRC	デバイスが CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
READ SCRATCHPAD-2 (AAh)		ホストが機能コマンドを送信して Scratchpad-2 から読み取り
80h		ホストがページ保護バイトを送信
0Nh		ホストがロックするページ番号を送信

表 9-10. シングル・デバイス EEPROM ページのロック・シーケンス (continued)

ホストからデバイス	デバイスからホスト	備考
	55h	デバイスがロック・コード・バイトを送信
	CRC	デバイスが CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
SKIPADDR (CCh)		ホストがアドレス・コマンドを送信してすべてのデバイスを選択
COPY SCRATCHPAD-2 (55h)		ホストが機能コマンドを送信してページをロック
A5h		ホストが EEPROM プログラムの認定バイトを送信
バスを t_{PROG} の時間アイドル状態に保持		EEPROM のプログラム中、バスをアイドル状態 (High) に保持

9.5.6 複数デバイスの IO 読み取り

表 9-11 に、デバイスから IO を読み取るためにホスト MCU が実行する必要があるプログラム・フローを示します。ホストが通信するデバイスを選択し、GPIO READ 機能を発行すると、デバイスは、IO 読み取りレジスタの値とバイトの CRC を返します。この時点で、デバイスは IO を再度サンプリングします。サンプリング時間中にホストがバス・リセットを発行した場合、デバイスは更新プロセスを終了し、最後にサンプリングされた値を保持します。ホストが続行する場合は、新しくサンプリングされた値がデバイスから送信されます。

表 9-11. 複数デバイスの GPIO 読み取りシーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトのデバイス・アドレスを送信
GPIO READ (F5h)		ホストが GPIO READ 機能コマンドを送信
	IO 読み取りレジスタ	デバイスが GPIO をサンプリングし、IO 読み取りレジスタ・データを送信
	CRC	デバイスが CRC を送信
	IO 読み取りレジスタ	デバイスが GPIO をサンプリングし、IO 読み取りレジスタ・データを送信
	CRC	デバイスが CRC を送信
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 2 のアドレス		ホストがデバイス 2 を選択するために 8 バイトのデバイス・アドレスを送信
GPIO READ (F5h)		ホストが GPIO READ 機能コマンドを送信
	IO 読み取りレジスタ	デバイスが GPIO をサンプリングし、IO 読み取りレジスタ・データを送信
	CRC	デバイスが CRC を送信

9.5.7 複数デバイスの IO 書き込み

表 9-12 に、デバイスの IO を構成するためにホスト MCU が実行する必要があるプログラム・フローを示します。ホストは通信するデバイスを選択し、GPIO WRITE 機能を発行します。その後、ホストは IO 構成レジスタと反転値を送信します。これにより、デバイスはバス送信エラーをチェックできます。ホストが AAh 以外のリターン・コードを受信した場合、ホストはバス・リセットを送信してトランザクションを終了し、IO 構成レジスタに再度書き込む必要があります。ホストがデバイスを継続的に読み取る場合、ホストはバス・リセットを送信し、GPIO READ 機能を開始する必要があります。

表 9-12. 複数デバイスの GPIO 書き込みシーケンス

ホストからデバイス	デバイスからホスト	備考
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 1 のアドレス		ホストがデバイス 1 を選択するために 8 バイトのデバイス・アドレスを送信
GPIO WRITE (A5h)		ホストが GPIO WRITE 機能コマンドを送信
IO 構成データ		ホストが IO 構成データを送信
IO 構成データ		ホストが IO 構成の反転データを送信
	リターン・コード	デバイスが正常な書き込みの場合は AAh、エラーの場合は FFh を返す
リセット		ホストがリセットを送信して通信を初期化
	リセットへの応答	デバイスが初期化に応答
MATCHADDR (55h)		ホストがアドレス・コマンドを送信して特定のデバイスを選択
デバイス 2 のアドレス		ホストがデバイス 2 を選択するために 8 バイトのデバイス・アドレスを送信
GPIO WRITE (A5h)		ホストが GPIO WRITE 機能コマンドを送信
IO 構成データ		ホストが IO 構成データを送信
IO 構成データ		ホストが IO 構成の反転データを送信
	リターン・コード	デバイスが正常な書き込みの場合は AAh、エラーの場合は FFh を返す

9.6 レジスタ・マップ

表 9-13. レジスタ・マップ

Scratchpad-1 の バイト	種類	リセット時の 値	レジスタ名	レジスタの説明	セクション
00h	RO	00h	TEMP_RESULT_L	温度結果 LSB レジスタ	表示
01h	RO	00h	TEMP_RESULT_H	温度結果 MSB レジスタ	表示
02h	RO	3xh	STATUS_REG	ステータス・レジスタ	表示
03h	RO	FFh	予約済み	予約済み	
04h	R/W	70h	CONFIG_REG1	Device Configuration-1 レジスタ	表示
05h	R/W	80h	CONFIG_REG2	Device Configuration-2 レジスタ	表示
06h	R/W	00h	SHORT_ADDR	ショート・アドレス・レジスタ	表示
07h	RO	FFh	予約済み	予約済み	
08h	R/W	00h	TEMP_ALERT_LOW_L	温度アラート低 LSB	表示
09h	R/W	00h	TEMP_ALERT_LOW_H	温度アラート低 MSB	表示
0Ah	R/W	F0h	TEMP_ALERT_HIGH_L	温度アラート高 LSB	表示
0Bh	R/W	07h	TEMP_ALERT_HIGH_H	温度アラート高 MSB	表示
0Ch	R/W	00h	TEMP_OFFSET_L	温度オフセット LSB レジスタ	表示
0Dh	R/W	00h	TEMP_OFFSET_H	温度オフセット MSB レジスタ	表示
0Eh	RO	FFh	予約済み	予約済み	
0Fh	RO	FFh	予約済み	予約済み	
—	RO	F0h	IO_READ	IO 読み取りレジスタ	表示
—	WO	00h	IO_CONFIG	IO 構成レジスタ	表示

表 9-14. アクセス・タイプ・コード

アクセス・タイプ	コード	説明
読み取りタイプ		
R	R	読み取り
RC	R C	読み取り クリア
R-0	R -0	読み取り 0 を返す
書き込みタイプ		
W	W	書き込み
W0CP	W 0C P	W 0 でクリア 特権アクセスが必要
リセットまたはデフォルト値		
-n		リセット後の値またはデフォルト値

9.6.1 温度結果 LSB レジスタ (Scratchpad-1 オフセット = 00h) [リセット = 00h]

このレジスタは 16 ビット温度結果読み取りの一部で、最新の変換出力の最下位バイトを格納します。電源投入後、最初の変換が完了するまで、レジスタの値は 00h になります。

[レジスタ・マップ](#)に戻る。

図 9-25. 温度結果 LSB レジスタ

7	6	5	4	3	2	1	0
TEMP_RESULT[7:0]							
R-00h							

表 9-15. 温度結果 LSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	TEMP_RESULT[7:0]	R	00h	最新の温度変換結果の LSB を格納します。

9.6.2 温度結果 MSB レジスタ (Scratchpad-1 オフセット = 01h) [リセット = 00h]

このレジスタは 16 ビット温度結果読み取りの一部で、最新の変換出力の最上位バイトを格納します。電源投入後、最初の変換が完了するまで、レジスタの値は 00h になります。

[レジスタ・マップ](#)に戻る。

図 9-26. 温度結果 MSB レジスタ

7	6	5	4	3	2	1	0
TEMP_RESULT[15:8]							
R-00h							

表 9-16. 温度結果 MSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	TEMP_RESULT[15:8]	R	00h	最新の温度変換結果の MSB を格納します。

9.6.3 ステータス・レジスタ (Scratchpad-1 オフセット = 02h) [リセット = 3Ch]

このレジスタは、アラート・フラグ、データ・レディ、パワー・モード、調停完了、およびデバイス・ロックのステータスを示します。デバイス構成 EEPROM がアプリケーションによってロックされると、ロック・フラグが設定されます。調停完了フラグは、デバイスがデバイス・アドレスを正常に送信した後に設定され、構成レジスタの ARB_MODE ビットがクリアされたときにのみクリアされます。パワー・モード・ステータス・フラグの値は、電源投入時に検出されたデバイスの電源供給手法に基づいて決定され、バス・リセットのたびに更新されます。

アラート・フラグは、最新の変換結果が取得可能になった後に設定され、ホスト・アプリケーションによってステータス・レジスタが読み取られるとクリアされます。アラート・モードでは、アラート・フラグが設定されている場合、最後の変換結果がアラート制限範囲内であっても、デバイスによってクリアすることはできません。

変換が完了すると、データ・レディ・フラグが設定されます。ホスト・コントローラがステータス・レジスタを読み取ると、このフラグは自動的にクリアされます。

[レジスタ・マップ](#)に戻る。

図 9-27. ステータス・レジスタ

7	6	5	4	3	2	1	0
ALERT_HIGH	ALERT_LOW	予約済み		DATA_READY	POWER_MODE	ARB_DONE	LOCK_STATUS
RC-0b	RC-0b	R-11b		RC-0b	R-xb	R-0b	R-0b

表 9-17. ステータス・レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	ALERT_HIGH	R/RC	0b	アラート高ステータス・フラグ 0b = 最後の温度変換結果がアラート高未満 1b = 最後の温度変換結果がアラート高以上 アラート高ステータス・フラグは、IO2 ピンがアラート機能用に構成されている場合に使用可能
6	ALERT_LOW	R/RC	0b	アラート低ステータス・フラグ 0b = 最後の温度変換結果がアラート低より高い 1b = 最後の温度変換結果がアラート低以下 アラート低ステータス・フラグは、IO2 ピンがアラート機能用に構成されている場合に使用可能
5:4	予約済み	R	11b	予約済み
3	DATA_VALD	RC	0b	データ有効ステータス・フラグ 0b = 温度結果レジスタの更新なし 1b = 変換後に温度結果レジスタを更新 ホスト・コントローラがステータス・レジスタを読み取ると、データ有効フラグが自動的にクリア
2	POWER_MODE	R	xb	デバイスのパワー・モード・フラグ 0b = V _{DD} 電源モード 1b = バス・パワー・モード
1	ARB_DONE	R	0b	調停完了フラグ 0b = 調停は未完了またはディセーブル 1b = 調停完了
0	LOCK_STATUS	R	0b	ロック・ステータス・フラグ 0b = デバイス構成レジスタは更新可能 1b = デバイス構成レジスタは更新不可能

9.6.4 Device Configuration-1 レジスタ (Scratchpad-1 オフセット = 04h) [リセット = 70h]

このレジスタを使用して、温度データ形式、アラート・モード、平均化、変換タイプ (バス・パワー・モードではワンショット、自動、スタック変換、V_{DD} 電源モードではワンショットまたは連続変換) などのデバイス機能を構成します。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-28. Device Configuration-1 レジスタ

7	6	5	4	3	2	1	0
TEMP_FMT	予約済み	CONV_TIME_SEL	ALERT_MODE	AVG_SEL	CONV_MODE_SEL[2:0]		
RW-0b	RW-1b	RW-1b	RW-1b	RW-0b	RW-000b		

表 9-18. Device Configuration-1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	TEMP_FMT	RW	0b	温度フォーマットを選択。 0b = 12 ビット・レガシ・フォーマット 1b = 16 ビット高精度フォーマット
6	予約済み	RW	1b	予約済み。ホストは常にこのビットに 1b を書き込む必要あり。
5	CONV_TIME_SEL	RW	1b	ADC 変換時間を選択 0b = 3ms / 1b = 5.5ms
4	ALERT_MODE	RW	1b	アラート・ピン機能は V _{DD} パワー・モードでのみ使用可能 0b = アラート・ピンはアラート・モードで動作 1b = アラート・ピンはコンパレータ・モードで動作
3	AVG_SEL	RW	0b	変換平均化の選択 0b = 平均化なし 1b = 8 つの連続する変換を平均化
2:0	CONV_MODE_SEL[2:0]	RW	000b	変換モード選択ビット。 デバイスがバス・パワー・モードの場合： 000b = CONVERT TEMP 機能を使用するデフォルトのワンショット変換モード 001b = スタック変換モードがイネーブル。イネーブルの場合、ショート・アドレスを使用して、変換要求に対する実際の変換開始をずらすことが可能。 010b = 自動温度変換モードがイネーブル 011b~111b = 予約済み。デバイスの動作は未指定。 デバイスが V _{DD} 電源モードの場合： 000b = CONVERT TEMP 機能を使用するデフォルトのワンショット変換モード 001b = 8 秒ごとに 1 回の変換 010b = 4 秒ごとに 1 回の変換 011b = 2 秒ごとに 1 回の変換 100b = 1 秒ごとに 1 回の変換 101b = 0.5 秒ごとに 1 回の変換 110b = 0.25 秒ごとに 1 回の変換 111b = 0.125 秒ごとに 1 回の変換

9.6.5 Device Configuration-2 レジスタ (Scratchpad-1 オフセット = 05h) [リセット = 80h]

このレジスタは、オーバードライブのイネーブル、フレキシブル・アドレス・モード、アドレス検出中の調停モード、アラート・ステータスのヒステリシスを設定するために使用します。このレジスタは、デバイスの書き込み可能レジスタをロックするのに使用できます。FLEX_ADDR_MODE を除くすべてのレジスタ・ビットは、COPY_SCRATCHPAD-1 機能コマンドを使用して構成 EEPROM に保存し、パワーオン・リセット時に復元できます。

注

- ロック・イネーブル・ビットを設定する場合、オーバードライブ・ビットの変更を有効にするには、アプリケーションから Scratchpad-1 のすべてのデータ・バイトを送信し、デバイスから CRC を読み取る必要があります。
- FLEX_ADDR_MODE を選択して抵抗または IO ピンをデコードする場合、Device Configuration-2 レジスタ・バイトが送信されてから t_{RESDET} が経過するまでバスをアイドル状態にする必要があります。

[レジスタ・マップ](#)に戻る。

図 9-29. Device Configuration-2 レジスタ

7	6	5	4	3	2	1	0
OD_EN	FLEX_ADDR_MODE[1:0]		ARB_MODE[1:0]		HYSTERESIS[1:0]		LOCK_EN
RO-1b	RW-00b		RW-00b		RW-00b		RW-0b

表 9-19. Device Configuration-2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	OD_EN	RO	1b	オーバードライブ・モード・イネーブル 0b = オーバードライブ速度がディセーブル 1b = オーバードライブ速度がイネーブル ビットが設定されている場合、ホスト書き込みによってクリアすることはできません。標準速度リセット信号によってのみ自動的にクリアされます。
6:5	FLEX_ADDR_MODE[1:0]	RW	00b	フレキシブル・アドレス・モード選択。 00b = ショート・アドレス・レジスタをホストにより更新 01b = ショート・アドレス・レジスタを IO ピンのデコードにより更新 10b = ショート・アドレス・レジスタを抵抗デコードにより更新 11b = ショート・アドレス・レジスタを IO と抵抗アドレス・デコードの結合により更新 フレキシブル・アドレス・モード選択は、ビット設定に変更が検出された場合のみ有効になります。
4:3	ARB_MODE[1:0]	RW	00b	調停モード 00b = デバイスによる調停はディセーブル 01b = 予約済み 10bh = デバイスによる調停はソフトウェア互換モードでイネーブル 11b = 高速調停モードがイネーブル 調停機能は、アドレス・コマンドが SEARCHADDR の場合にのみ適用されます。その他のコマンドおよび機能は、ARB_MODE ビットの影響は受けません。
2:1	HYSTERESIS[1:0]	RW	00b	アラート・ヒステリシス選択 00b = 5°Cヒステリシス 01b = 10°Cヒステリシス 10b = 15°Cヒステリシス 11b = 20°Cヒステリシス

表 9-19. Device Configuration-2 レジスタのフィールドの説明 (continued)

ビット	フィールド	タイプ	リセット	説明
0	LOCK_EN	RW	0b	レジスタ保護イネーブル・ビット 0b = レジスタ保護がディセーブル 1b = レジスタ保護がイネーブル。 設定されている場合、レジスタ保護のロックを解除するために Scratchpad-1 に書き込むことによりビットをクリアすることはできません。 この機能をイネーブルにすると、温度オフセット・レジスタ、温度アラート低レジスタ、温度アラート高レジスタ、ショート・アドレス・レジスタ、デバイス構成レジスタにアプリケーションが書き込みを実行することはできません。 上記の注 1 を参照してください。

9.6.6 ショート・アドレス・レジスタ (Scratchpad-1 オフセット = 06h) [リセット = 00h]

このレジスタは、デバイスのショート・アドレスをプログラムするために使用します。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。「フレキシブル・デバイス・アドレス」で説明したように、デコード後に、ショート・アドレス・レジスタに復元された不揮発性メモリの内容に、デコードされたショート・アドレス値が書き込まれます。

ショート・アドレス・レジスタは、FLEX_ADDR_MODE ビットの値が 00b の場合に、ホストによって更新できます。FLEX_ADDR_MODE ビットが 00b でないときのレジスタへの書き込みは、デバイスによって無視されます。

[レジスタ・マップ](#)に戻る。

図 9-30. ショート・アドレス・レジスタ

7	6	5	4	3	2	1	0
SHORT_ADDRESS[7:0]							
RW-00h							

表 9-20. ショート・アドレス・レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	SHORT_ADDRESS[7:0]	RW	00h	デバイスのショート・アドレスを格納します。これは、64 ビットの固有のデバイス・アドレスを送信せずにデバイスにアクセスするために使用できます。ショート・アドレスは、スタック変換モードでアクティブ変換をずらすためにも使用されます。

9.6.7 温度アラート低 LSB レジスタ (Scratchpad-1 オフセット = 08h) [リセット = 00h]

このレジスタは、最新の温度変換結果と比較する温度アラート・スレッシュホールドの下限の LSB を指定するのに使用します。電源投入時は、レジスタのアラート・スレッシュホールドはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。最新の温度変換結果がスレッシュホールド設定よりも低い場合、デバイスはステータス・レジスタのアラート低ステータス・フラグを更新し、ALERTSEARCH コマンドが発行されたときにアラートのフラグが設定されたステータス・ビットで応答し、デバイスが V_{DD} 電源モードの場合は、アラート・ピンを Low に設定します。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-31. 温度アラート低 LSB レジスタ

7	6	5	4	3	2	1	0
ALERT_LOW[7:0]							
RW-00h							

表 9-21. 温度アラート低 LSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	ALERT_LOW[7:0]	RW	00h	最後の温度変換結果と比較するアラート低の LSB を格納します

9.6.8 温度アラート低 MSB レジスタ (Scratchpad-1 オフセット = 09h) [リセット = 00h]

このレジスタは、最新の温度変換結果と比較する温度アラート・スレッシュホールドの下限の MSB を指定するのに使用します。電源投入時は、レジスタのアラート・スレッシュホールドはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。最新の温度変換結果がスレッシュホールド設定よりも低い場合、デバイスはステータス・レジスタのアラート低ステータス・フラグを更新し、ALERTSEARCH コマンドが発行されたときにアラートのフラグが設定されたステータス・ビットで応答し、デバイスが V_{DD} 電源モードの場合は、アラート・ピンを Low に設定します。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

表 9-22. 温度アラート低 MSB レジスタ

7	6	5	4	3	2	1	0
ALERT_LOW[15:8]							
RW-00h							

表 9-23. 温度アラート低 MSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	ALERT_LOW[15:8]	RW	00h	最後の温度変換結果と比較するアラート低の MSB を格納します

9.6.9 温度アラート高 LSB レジスタ (Scratchpad-1 オフセット = 0Ah) [リセット = F0h]

このレジスタは、最新の温度変換結果と比較する温度アラート・スレッシュホールドの上限の LSB を指定するのに使用します。電源投入時は、レジスタのアラート・スレッシュホールドはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。最新の温度変換結果がスレッシュホールド設定よりも高い場合、デバイスはステータス・レジスタのアラート高ステータス・フラグを更新し、ALERTSEARCH コマンドが発行されたときにアラートのフラグが設定されたステータス・ビットで応答し、デバイスが V_{DD} 電源モードの場合は、アラート・ピンを Low に設定します。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-32. 温度アラート高 LSB レジスタ

7	6	5	4	3	2	1	0
ALERT_HIGH[7:0]							
RW-F0h							

表 9-24. 温度アラート高 LSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	ALERT_HIGH[7:0]	RW	F0h	最後の温度変換結果と比較するアラート高の LSB を格納します

9.6.10 温度アラート高 MSB レジスタ (Scratchpad-1 オフセット = 0Bh) [リセット = 07h]

このレジスタは、最新の温度変換結果と比較する温度アラート・スレッシュホールドの上限の MSB を指定するのに使用します。電源投入時は、レジスタのアラート・スレッシュホールドはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。最新の温度変換結果がスレッシュホールド設定よりも高い場合、デバイスはステータス・レジスタのアラート高ステータス・フラグを更新し、ALERTSEARCH コマンドが発行されたときにアラートのフラグが設定されたステータス・ビットで応答し、デバイスが V_{DD} 電源モードの場合は、アラート・ピンを Low に設定します。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-33. 温度アラート高 MSB レジスタ

7	6	5	4	3	2	1	0
ALERT_HIGH[15:8]							
RW-07h							

表 9-25. 温度アラート高 MSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	ALERT_HIGH[15:8]	RW	07h	最後の温度変換結果と比較するアラート高の MSB を格納します

9.6.11 温度オフセット LSB レジスタ (Scratchpad-1 オフセット = 0Ch) [リセット = 00h]

このレジスタは、温度センサのオフセット・キャリブレーションの LSB を格納するために使用します。電源投入時は、レジスタの温度オフセットはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。各温度変換の完了後、温度結果は、オフセット・キャリブレーションが自動的に適用されてから、TEMP_RESULT_L および TEMP_RESULT_H レジスタに保存されます。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-34. 温度オフセット LSB レジスタ

7	6	5	4	3	2	1	0
TEMP_OFFSET_L[7:0]							
RW-00h							

表 9-26. 温度オフセット LSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	TEMP_OFFSET_L[7:0]	RW	00h	温度結果のオフセット補正値の LSB を格納します

9.6.12 温度オフセット MSB レジスタ (Scratchpad-1 オフセット = 0Dh) [リセット = 00h]

このレジスタは、温度センサのオフセット・キャリブレーションの MSB を格納するために使用します。電源投入時は、レジスタの温度オフセットはレガシ形式で設定されています。形式を変更する場合は、アプリケーションで新しい形式を使用してレジスタを更新する必要があります。各温度変換の完了後、温度結果は、オフセット・キャリブレーションが自動的に適用されてから、TEMP_RESULT_L および TEMP_RESULT_H レジスタに保存され、高 / 低レジスタと比較されます。

レジスタの工場出荷時の形式はレガシ・モードです。ホストは、COPY SCRATCHPAD-1 機能コマンドを使用して、更新された設定を構成 EEPROM に保存できます。レジスタ設定は、パワーオン・リセット時に構成 EEPROM から自動的に復元されます。

[レジスタ・マップ](#)に戻る。

図 9-35. 温度オフセット MSB レジスタ

7	6	5	4	3	2	1	0
TEMP_OFFSET_H[15:8]							
RW-00h							

表 9-27. 温度オフセット MSB レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	TEMP_OFFSET_H[15:8]	RW	00h	温度結果のオフセット補正値の MSB を格納します

9.6.13 IO 読み取りレジスタ [リセット = F0h]

このレジスタは、IO0～IO3 ピンの状態を読み取るために使用します。ホストにより GPIO READ 機能が発行されると、レジスタ値が更新されます。IO2 がアラート・ピンとして機能するように構成されている場合は、アラート・ピンのステータスを示します。

[レジスタ・マップ](#)に戻る。

図 9-36. IO 読み取りレジスタ

7	6	5	4	3	2	1	0
nIO3_STATE	nIO2_STATE	nIO1_STATE	nIO0_STATE	IO3_STATE	IO2_STATE	IO1_STATE	IO0_STATE
R-1b	R-1b	R-1b	R-1b	R-0b	R-0b	R-0b	R-0b

表 9-28. IO 読み取りレジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	nIO3_STATE	R	1b	デジタル入力またはデジタル出力として構成されている場合、IO3 ピンの反転値を示す
6	nIO2_STATE	R	1b	デジタル入力またはデジタル出力として構成されている場合、IO2 ピンの反転値を示す
5	nIO1_STATE	R	1b	デジタル入力またはデジタル出力として構成されている場合、IO1 ピンの反転値を示す
4	nIO0_STATE	R	1b	デジタル入力またはデジタル出力として構成されている場合、IO0 ピンの反転値を示す
3	IO3_STATE	R	0b	デジタル入力またはデジタル出力として構成されている場合、IO3 ピンの値を示す
2	IO2_STATE	R	0b	デジタル入力またはデジタル出力として構成されている場合、IO2 ピンの値を示す
1	IO1_STATE	R	0b	デジタル入力またはデジタル出力として構成されている場合、IO1 ピンの値を示す
0	IO0_STATE	R	0b	デジタル入力またはデジタル出力として構成されている場合、IO0 ピンの値を示す

9.6.14 IO 構成レジスタ [リセット = 00h]

このレジスタは、デバイス上の IO0～IO3 とマーキングされたピンの IO 機能を選択するのに使用します。デジタル・オープン・ドレイン出力として機能するよう選択した場合、IO0～IO3 ピンのオープン・ドレイン出力を制御するため、これらのピンに外部から 0 または 1 を駆動できます。バス・パワー・モードでは、SDQ に接続され、ショート・アドレスに使用される IO は、出力として構成しないでください。出力として構成すると、SDQ ラインが Low に駆動される可能性があります。IO ピンと SDQ の間には、20KΩ の抵抗を使用することを強く推奨します。

[レジスタ・マップ](#)に戻る。

図 9-37. IO 構成レジスタ

7	6	5	4	3	2	1	0
IO3_SEL[1:0]		IO2_SEL[1:0]		IO1_SEL[1:0]		IO0_SEL[1:0]	
WO-00b		WO-00b		WO-00b		WO-00b	

表 9-29. IO 構成レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:6	IO3_SEL[1:0]	WO	00b	IO の機能を選択 00b = IO3 を入力バッファとして構成、読み取り可能 01b = 予約済み 10b = IO3 はオープン・ドレイン・モードの出力として構成、IO に 0 を駆動 11b = IO3 をオープン・ドレイン・モードの出力として構成、IO にハイ・インピーダンスを駆動

表 9-29. IO 構成レジスタのフィールドの説明 (continued)

ビット	フィールド	タイプ	リセット	説明
5:4	IO2_SEL[1:0]	WO	00b	IO の機能を選択 00b = IO2 を入力バッファとして構成、読み取り可能 01b = IO2 をオープン・ドレインのアクティブ Low アラートとして構成 10b = IO2 をオープン・ドレイン・モードの出力として構成、IO に 0 を駆動 11b = IO2 をオープン・ドレイン・モードの出力として構成、IO にハイ・インピーダンスを駆動
3:2	IO1_SEL[1:0]	WO	00b	IO の機能を選択 00b = IO1 を入力バッファとして構成、読み取り可能 01b = 予約済み 10b = IO1 はオープン・ドレイン・モードの出力として構成、IO に 0 を駆動 11b = IO1 をオープンの出力として構成、IO にハイ・インピーダンスを駆動
1:0	IO0_SEL[1:0]	WO	00b	IO の機能を選択 00b = IO0 を入力バッファとして構成、読み取り可能 01b = 予約済み 10b = IO0 はオープン・ドレイン・モードの出力として構成、IO に 0 を駆動 11b = IO0 をオープンの出力として構成、IO にハイ・インピーダンスを駆動

10 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

10.1 アプリケーション情報

TMP1826 は、1 線式半二重バスとして、電源モードまたはバス・パワー・モードのいずれかで動作できます。TMP1826 は、スペースの制約があるために少ない部品数で識別が必要なアプリケーション向けに、2Kb ユーザー EEPROM を内蔵した温度センサを搭載しています。このデバイスには CRC も内蔵されており、通信中にデータの整合性を確保するために使用できます。

バス・パワー・モードは、専用の電源ピンを使用せずに動作するアプリケーション向けに設計されており、配線コストを削減できます。熱変換時および EEPROM 動作時のデバイスの消費電流が低いため、デバイスに低インピーダンスの電流パスが不要となり、バス・プルアップ抵抗をバイパスするために FET または負荷スイッチ、および電流制限抵抗を追加しなくてもよい場合があります。バス・パワー・モード時に使用するプルアップ抵抗には適切なサイズを選び、熱変換および EEPROM 動作中に十分な電流が供給され、入力ピンの電圧が $V_{IH(MIN)}$ を下回らないようにする必要があります。

また、バス・パワー・モードで動作しているときにホストがデバイスをリセットする必要がある場合、ホストは通信ラインを 50ms 以上 Low にする必要があります。これにより、デバイスの内部コンデンサが放電され、パワーオン・リセット用にデバイスを準備できます。

10.2 代表的なアプリケーション

10.2.1 バス・パワー・モードのアプリケーション




図 10-1. バス・パワー・モードのアプリケーション

10.2.1.1 設計要件

この設計例では、以下に示すパラメータを使用します。

表 10-1. 設計パラメータ

パラメータ	値
電力モード	バス・パワー (V_{DD} ピンは GND に接続)
電源電圧 (V_{DD})	5.0V
プルアップ抵抗の範囲 (R_{PUR})	1.2k Ω ~3.33k Ω

10.2.1.2 詳細な設計手順

ワイヤ数を減らすため、TMP1826 のバス・パワー・モードが主な動作モードになります。デバイスの V_{DD} ピンは GND に接続し、デバイスの SDQ ピンはプルアップ抵抗を使用してホスト GPIO に接続する必要があります。

プルアップ抵抗の範囲を計算するには、V_{PUR} > 2.0V であるので式 2 を使用し、V_{PUR}、V_{OL(MAX)}、V_{IH(MIN)}、および I_{PU(MIN)} に値を代入します

$$\frac{(5.0 - 0.4)}{4 \times 10^{-3}} < R_{PUR} < \frac{(5.0 - 4.0)}{300 \times 10^{-6}} \quad (3)$$

$$1.15 \text{ k}\Omega < R_{PUR} < 3.33 \text{ k}\Omega \quad (4)$$

プルアップ抵抗の実際の値は、通信速度と、バスまたはケーブルの寄生容量に基づいて調整できます。

V_{DD} がアクティブになると、TMP1826 はプルアップ抵抗を流れる電流を引き込み、内部コンデンサを充電します。内部コンデンサがプルアップ電圧まで充電されると、ホストは通信を開始できます。ホストが GPIO をハイ・インピーダンス状態にすると、バスがアイドル状態 (High) になり、これがプルアップ抵抗によって保持されます。

TMP1826 は、SDQ ピンが Low のときに蓄積された電荷を使用して動作し、ホストから送信されたバス・リセット、ロジック High、ロジック Low をデコードするために Low の期間を測定します。同様に、ホストが TMP1826 からデータを読み取る際には、バスの状態が High から Low に変化し、バスが解放されます。デバイスがロジック Low またはロジック High のどちらを送信する必要があるかに応じて、デバイスはバスを Low に保持するか、バスをただちに解放します。

10.2.2 電源モードのアプリケーション




図 10-2. 電源モードのアプリケーション

10.2.2.1 設計要件

この設計例では、以下に示すパラメータを使用します。

表 10-2. 設計パラメータ

パラメータ	値
電力モード	V _{DD} 電源
電源電圧 (V _{DD})	1.8V
プルアップ抵抗 (R _{PUR})	5.1kΩ

10.2.2.2 詳細な設計手順

電源モードでは、ホストおよびプルアップ抵抗と同じ電源レールに接続された V_{DD} ピンが使用されます。TMP1826 の V_{DD} ピンの近くに 0.1μF のバイパス・コンデンサを配置することを推奨します。

5.1kΩ のプルアップ抵抗値であれば、デバイスがホストにデータを送信しているときに、標準速度で適切な通信を行い、V_{OL} 違反を回避するのに十分です。この値は、合計バス負荷とアプリケーションの動作要件に基づいて変更できます。

電源モードの通信プロトコルはバス・パワー・モードと同じであり、ソフトウェア・スタック全体を再利用できます。この動作モードでは、連続変換とアラート機能を使用できるため、オンボードの温度センシング・アプリケーションに便利です。

10.2.3 通信向けの UART インターフェイス




図 10-3. UART を使用したインターフェイス TMP1826

10.2.3.1 設計要件

この設計例では、以下に示すパラメータを使用します。

表 10-3. 設計パラメータ

パラメータ	値
電力モード	バス・パワー
電源電圧 (V_{DD})	3.3V
プルアップ抵抗の範囲 (R_{PUR})	750Ω~2.2kΩ

10.2.3.2 詳細な設計手順

何らかの理由で通信に GPIO を使用できない場合は、ほとんどのホスト・コントローラで使用可能な UART ペリフェラルを使用して、TMP1826 と接続することもできます。UART はプッシュプル/オープン・ドレインの全二重バスで、TMP1826 とのインターフェイスには、SN74LVC1G07 などのオープン・ドレイン・ドライバを備えたバッファが必要です。

バッファの入力を UART 送信ピンに接続し、バッファの出力を TMP1826 の SDQ ピンに接続します。バッファの出力は、ホストの UART 受信ピンにも接続します。出力はオープン・ドレインであるため、プルアップ抵抗が必要です。 $V_{PUR} > 2.0V$ であるので、プルアップ抵抗値の計算には式 2 を使用します。 $V_{PUR} = 3.3V$ 、 $V_{OL(MAX)} = 0.4V$ 、 $V_{IH(MIN)} = 2.64V$ 、 $I_{PU(MIN)} = 300\mu A$ を使用すると、選択する R_{PUR} 値は 725Ω 超、2.2kΩ 未満になります。

ソフトウェアでは、アプリケーションで 00h を送信してバス・リセットをデバイスに送信できるように、ボーレートを調整する必要があります。UART フレームの開始ビットは常に 0 で、TMP1826 に送信されるデータに必要な立ち下がりエッジを提供します。デバイスにロジック High を送信する場合は、UART は FFh を TMP1826 に送信し、デバイスにロジック Low を送信する場合は、UART は C0h を送信する必要があります。UART は全二重バスであるため、ホストは送信中に受信バッファをフラッシュする必要があります。

TMP1826 からデータを受信する場合、ホストは FFh を送信します。ロジック High を送信するとデバイスはバスを検出して解放し、ロジック Low を送信するとバスを検出して Low に保持します。その結果、ホストは設定されているボーレートに応じて、ロジック High の場合は FFh、ロジック Low の場合は F0h を受信します。

10.3 電源に関する推奨事項

TMP1826 は、 V_{DD} 電源モードとバス・パワー・モードの両方で、1.7V~5.5V の範囲の電源で動作します。 V_{DD} 電源モードで動作する場合、高精度と安定性を実現するために、電源バイパス・コンデンサが必要です。この電源バイパス・コンデンサは、デバイスの電源ピンとグラウンドのピンのできるだけ近くに配置します。この電源バイパス・コンデンサの標準値は

0.1 μ F です。ノイズが多い、またはインピーダンスが高い電源を使ったアプリケーションでは、より大きなバイパス・コンデンサを追加して電源ノイズを除去することが必要な場合があります。

バス・パワー・モードでは、V_{DD} ピンをグランドに接続する必要があります。デバイスの内部コンデンサは、バス通信中に電力を供給するのに十分です。内部コンデンサは、回復期間中に外部プルアップ抵抗を介して再充電されます。バスが長い場合や、温度が高い場合、ホストはバス回復のために追加の時間を確保するか、デバイスで使用される内部コンデンサの充電量が少ないオーバードライブ速度を使用する必要があります。

IO ピンを使用して外部回路を制御する場合は、これらのピンへの電流により部品の温度が上がり、温度測定値がオフセットされないように注意してください。

10.4 レイアウト

10.4.1 レイアウトのガイドライン

電源モードでは、電源バイパス・コンデンサを電源ピンとグランドのピンのできるだけ近くに配置します (図 10-4 を参照)。コンデンサの推奨値は 0.1 μ F です。オープン・ドレインの SDQ ピンには外付けプルアップ抵抗が必要で、値は R_{PUR} 以下にする必要があります。

バス・パワー・モードでは、オープン・ドレインの SDQ ピンには外部プルアップ抵抗のみが必要です。図 10-5 に示すように、IO を SDQ ピンに接続する場合は 20k Ω のプルアップ抵抗を配置して、IO が出力として構成されて Low に駆動されている場合に SDQ が GND に短絡しないようにすることを推奨します (図 10-6 を参照)。ADDR ピン抵抗は、非常に少ない電流を使用してショート・アドレスをデコードし、可能な場合はデバイスの近くに配置する必要があります。間違ったデコードを防ぐため、リーク電流が発生しないように注意してください。

10.4.2 レイアウト例




図 10-4. V_{DD} 電源モードのレイアウト例




図 10-5. バス・パワー・モードのレイアウト例




図 10-6. バス・パワー・モードでの IO ハードウェア・アドレス

11 デバイスおよびドキュメントのサポート

11.1 ドキュメントのサポート

11.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[TMP1827 EVM ユーザー・ガイド](#)』

11.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

11.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

11.4 商標

TI E2E™ is a trademark of Texas Instruments.

1-Wire® is a registered trademark of Maxim Integrated Products Inc.

すべての商標は、それぞれの所有者に帰属します。

11.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

11.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TMP1826DGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	SN	Level-2-260C-1 YEAR	-55 to 150	1826	Samples
TMP1826NGRR	ACTIVE	WSO8	NGR	8	3000	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-55 to 150	T1826	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.



(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMP1826DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TMP1826NGRR	WSOP	NGR	8	3000	178.0	8.4	2.75	2.75	0.95	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMP1826DGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TMP1826NGRR	WSON	NGR	8	3000	205.0	200.0	33.0


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


NGR 8

WSON - 0.8 mm max height

2.5 x 2.5, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4227146/A


NGR0008C



PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4227008/D 03/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


NGR0008C

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:30X



SOLDER MASK DETAILS

4227008/D 03/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

NGR0008C

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:30X

4227008/D 03/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated