参考資料

TPS54061

TEXAS INSTRUMENTS

www.tij.co.jp

JAJSBR2

低IQ、60V広入力、200mA同期整流・降圧型DC/DCコンバータ

特長

- ハイサイドおよびローサイドMOSFETを内蔵
- ダイオード・エミュレーションによって軽負荷時の効率を 向上
- ピーク電流モード制御
- 動作時静止電流:90µA
- シャットダウン時消費電流: 1.4µA
- 可変スイッチング周波数:50kHz~1100kHz
- 外部クロックに同期
- 内部スロー・スタート
- 電圧リファレンス: 0.8V±1%
- セラミック出力コンデンサまたは低コストのアルミ電解 コンデンサで安定動作
- ●サイクル毎の電流制限、過熱保護、過電圧保護、および周波数フォールドバック保護
- 3mm×3mmのVSON-8パッケージ(サーマル・パッド付き)
- 動作接合部温度:-40℃~150℃

アプリケーション

- 4~20mAの電流ループ給電センサ
- 低電力のスタンバイまたはバイアス電圧源
- 産業用プロセス制御、計測、およびセキュリティ・システム
- 高電圧リニア・レギュレータに対する高効率な置き換え

回路概略図



概要

TPS54061は、ハイサイドおよびローサイドMOSFETを内蔵し た60V、200mAの同期整流・降圧型DC/DCコンバータです。電流 モード制御により、外部補償が単純化され、柔軟な部品選択が可 能になります。非スイッチング時の消費電流は90µAです。また、イ ネーブル・ピンにより、シャットダウン時消費電流を1.4µAまで低減 できます。

軽負荷時の効率を高めるため、インダクタ電流がゼロになると、 ローサイドMOSFETがダイオードをエミュレートします。

低電圧誤動作防止は内部で4.5Vに設定されていますが、イネーブ ル・ピンに接続された2個の抵抗を使用して、さらに高い電圧に設定 することができます。起動時の出力電圧の上昇は、内部のスロー・ス タート時間によって制御されます。

スイッチング周波数の範囲が調整可能であるため、効率および外 部部品のサイズを最適化できます。周波数フォールドバックと過熱 シャットダウン機能によって、過負荷状態時にデバイスを保護します。

TPS54061は、MOSFETおよびブート再充電ダイオードを内蔵し、 3mm×3mmの小さな熱特性強化型VSONパッケージによってICの占 有面積を最小限に抑えることで、小サイズの設計を可能にします。

TPS54061は、Webench[™] Designer(www.ti.com) でサポートされ ています。



Webenchはテキサス・インスツルメンツの商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

この資料は、Texas Instruments Incorporated(TI)が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。 別のので検知したが認知にたち、レキレスになって根本研究の見ていない。

製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を ご確認下さい。

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。



SLVSBB7B 翻訳版

最新の英語版資料 http://www.ti.com/lit/gpn/tps54061



これらのデバイスは、限定的なESD(静電破壊)保護機能を 内蔵しています。保存時または取り扱い時に、MOSゲートに対す る静電破壊を防止するために、リード線どうしを短絡しておくか、 デバイスを導電性のフォームに入れる必要があります。

製品情報(1)

TJ	パッケージ	部品番号			
$-40^{\circ}\text{C} \sim 150^{\circ}\text{C}$	VSON-8 DRB	TPS54061DRB			

(1) 最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録:パッケージ・オプション」を参照するか、またはTIのWebサイト(www.ti.com またはwww.tij.co.jp)をご覧ください。

ピン構成



ピン機能

ピン		34 00						
名前	番号	就99						
воот	1	BOOTとPHの間にブートストラップ・コンデンサが必要です。このコンデンサの電圧が出力デバイスに対して必要な最小値を下回った場合、 出力はコンデンサがリフレッシュされるまで強制的にオフになります。						
VIN	2	入力電源電圧、4.7V~60V。						
EN	3	イネーブル・ピン、内部プルアップ電流源付き。ディスエーブルにするには、1.18V未満にプルダウンします。イネーブルにするには、フロー ティングにします。2つの抵抗を使用して入力の低電圧誤動作防止を調整します。「イネーブルおよび低電圧誤動作防止の調整」を参照して ください。						
RT/CLK	4	タイミング抵抗接続および外部クロック入力端子。スイッチング周波数を設定するために、このビンとグランドの間に外付け抵抗を接続すると、 内部アンプによってこのピンが固定電圧に保持されます。このピンをPLLの上限スレッショルドより高くプルアップすると、モード遷移が発生し、 ピンは同期入力となります。内部アンプはディスエーブルになり、このピンは内部PLLへのハイ・インピーダンス・クロック入力となります。クロッ ク・エッジが停止すると、内部アンプが再イネーブルされ、モードは抵抗周波数プログラミングに戻ります。						
VSENSE	5	トランスコンダクタンス(gm)誤差増幅器の反転入力。						
COMP	6	誤差増幅器の出力、および出力スイッチ電流コンパレータの入力。このピンに周波数補償部品を接続します。						
GND	7	グランド						
РН	8	内部ハイサイド・パワーMOSFETのソース、および内部ローサイドMOSFETのドレイン。						
サーマル・パッド	9	適切な動作のためには、GNDピンをプリント基板上の露出したパッドに電気的に接続する必要があります。						







絶対最大定格⁽¹⁾

動作温度範囲内(特に記述のない限り)

		VALUE		出合
		MIN	MAX	半区
	VIN	-0.3	62	V
	EN ⁽²⁾	-0.3	8	V
	BOOT-PH		8	V
Voltage	BOOT		70	V
	VSENSE	-0.3	6	V
	COMP	-0.3	3	V
	PH	-0.6	62	V
	PH, 10ns Transient	-2	62	V
	RT/CLK	-0.3	6	V
	VIN	Internally Limited	8 V 70 V -0.3 6 V -0.6 62 V -2 62 V -0.3 6 V -0.6 62 V -0.3 6 V -10.6 62 V -0.3 6 V Internally Limited A 100 mA Internally Limited A 2 kV 500 V -40 150 °C	А
Current	BOOT			mA
	PH	Internally Limited		А
	(HBM) QSS 009-105 (JESD22-A114A)		2	kV
Electrostatic discharge	(CDM) QSS 009-147 (JESD22-C101B.01)	500	V	
Operating junction tempera	ture	-40	150	°C
Storage temperature		-65	150	°C

(1) ここに規定される絶対最大定格は、特に記述のない限り、このドキュメントのすべての仕様に適用されます。これらの仕様は、1回でも発生するとデバイスに損傷を 与える可能性のある条件として解釈されます。

(2)「イネーブルおよび低電圧誤動作防止の調整」を参照してください。

熱情報

	≉υ κ± ι4 (1)	TPS54061	器件
	熟行性的	VSON-8	甲位
θ _{JA}	Junction-to-ambient thermal resistance	42.9	
θ _{JCtop}	Junction-to-case (top) thermal resistance	46.0	
θ_{JB}	Junction-to-board thermal resistance	18.1	0 0 A M
ΨJT	Junction-to-top characterization parameter	0.5	-0/00
Ψјв	Junction-to-board characterization parameter	18.3	
θ_{JCbot}	Junction-to-case (bottom) thermal resistance	3.0	

(1) 従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート『IC Package Thermal Metrics』 (SPRA953) を参照してください。



電気的特性⁽¹⁾

測定条件:T_J = -40℃~150℃、VIN = 4.7~60V(特に記述のない限り)

パラメータ	テスト条件	最小	標準	最大	単位
SUPPLY VOLTAGE (VIN PIN)					
Operating input voltage	VIN	4.7		60	V
Shutdown supply current	EN = 0V		1.4		μA
Iq Operating – Non switching	VSENSE = 0.9V, VIN = 12V		90	110	μA
ENABLE AND UVLO (EN PIN)					
	Rising		1.23	1.4	V
Enable threshold	Falling	1	1.18		V
land a sum of	Enable threshold +50 mV		-4.7		μA
Input current	Enable threshold –50 mV		-1.2		μA
Hysteresis			-3.5		μA
Enable high to start switching time			450		μs
VIN					
VIN start voltage	VIN rising		4.5		V
VOLTAGE REFERENCE					
	$T_{\rm J} = 25^{\circ}$ C, VIN = 12 V	0.792	0.8	0.808	
Voltage reference	1mA < I _{OUT} < Minimum Current Limit	0.784	0.8	0.816	V
HIGH-SIDE MOSFET					
Switch resistance	BOOT-PH = 5.7V		1.5	3.0	Ω
LOW-SIDE MOSFET					
Switch resistance	VIN = 12V		0.8	1.5	Ω
ERROR AMPLIFIER					
Input Current	VSENSE pin		20		nA
Error amp gm	$-2\mu A < I_{(COMP)} < 2\mu A, V_{(COMP)} = 1V$		108		μMhos
EA gm during slow start	$-2\mu A < I_{(COMP)} < 2\mu A, V_{(COMP)} = 1V, VSENSE = 0.4V$		27		μMhos
Error amp dc gain	VSENSE = 0.8V		1000		V/V
Min unity gain bandwidth			0.5		MHz
Error amp source/sink	V _(COMP) = 1V, 100 mV Overdrive		±8		μA
Start Switching Threshold			0.57		V
COMP to Iswitch gm			1.0		A/V
CURRENT LIMIT					
High side sourcing current limit threshold	BOOT-PH = 5.7V	250	350	500	mA
Zero cross detect current			-1.1		mA
THERMAL SHUTDOWN					
Thermal shutdown			176		С
RT/CLK					
Operating frequency using RT mode		50		1100	kHz
Switching frequency	$R_{(\text{RT/CLK})} = 120 k\Omega$	425	472	520	kHz
Minimum CLK pulsewidth			40		ns
RT/CLK voltage	$R_{(\text{RT/CLK})} = 120 k\Omega$		0.53		V
RT/CLK high threshold				1.8	V
RT/CLK low threshold		0.5			V
RT/CLK falling edge to PH rising edge delay	Measure at 500 kHz with RT resistor		130		ns
PLL lock in time	Measure at 500 kHz		100	-	μs

 (1) ここに規定される電気的定格は、特に記述のない限り、このドキュメント内のすべての仕様に適用されます。これらの仕様は、デバイスを含む製品の寿命全体に わたり、デバイスの特性や機能の仕様を劣化させない条件として解釈されます。



電気的特性(1)

測定条件:T」=-40℃~150℃、VIN = 4.7~60V(特に記述のない限り)

パラメータ	テスト条件	最小	標準	最大	単位
PLL frequency range		300		1100	kHz
РН					
Minimum On time	Measured at 50% to 50%, I _{OUT} = 200mA		120		ns
Dead time	VIN = 12V, I _{OUT} = 200mA, One transition		30		ns
воот					
BOOT to PH regulation voltage	VIN = 12V		6.0		V
BOOT-PH UVLO			2.9		V
INTERNAL SLOW START TIME					
Slow start time	$f_{SW} = 472 \text{kHz}, \text{ RT} = 120 \text{k}\Omega, 10\% \text{ to } 90\%$		2.36		ms















図 15. 消費電流(VINピン) 対 入力電圧(0V~V_{START})、 ENピン = オープン



図 16. ソフト・スタート時間 対 温度



図 17. 電流制限 対 入力電圧



概要

TPS54061は、ハイサイドおよびローサイドNチャネルMOSFET を内蔵した、60V、200mAの降圧型(バック)レギュレータです。ラ インおよび負荷の過渡状態における性能を向上させるため、定周 波数の電流モード制御で動作し、出力容量の低減、外部周波数 補償設計の簡易化を実現しています。

50kHz~1100kHzのスイッチング周波数により、出力フィルタ部 品の選択時に効率およびサイズを最適化できます。スイッチング 周波数は、RT/CLKピンからグランドへの抵抗を使用して調整し ます。RT/CLKピンには内部フェーズ・ロック・ループ(PLL)が備 えられ、パワー・スイッチをオンにするタイミングを外部システム・ク ロックの立ち下がりエッジに同期させることができます。

TPS54061のスタートアップ電圧はデフォルトで約4.5Vです。EN ピンの内部プルアップ電流源を使用して、入力低電圧誤動作防止 (UVLO)のスレッショルドを2つの外付け抵抗により調整可能で す。また、このプルアップ電流によってデフォルト状態を設定でき ます。ENピンがフローティングになると、デバイスが動作します。 無負荷で非スイッチング時の動作電流は、90μAです。デバイスが ディスエーブル時の消費電流は、1.4μAです。

1.5ΩのハイサイドMOSFETと0.8ΩのローサイドMOSFETを内 蔵し、200mAの連続電流を負荷に供給できる高効率の電源設計 が可能になります。

TPS54061は、ブート再充電ダイオードを内蔵し、外部部品数 を低減できます。内蔵ハイサイドMOSFETのバイアス電圧は、 BOOT-PHピン間のコンデンサによって供給されます。このブート・ コンデンサ電圧はUVLO回路によって監視され、内部設定された スレッショルドを下回ると、ハイサイドMOSFETがオフになります。 このブートUVLOにより、TPS54061は高いデューティ・サイクルで 動作が可能です。出力電圧は、最小で0.8Vのリファレンスと同じ 値まで調整可能です。

TPS54061には、内部出力OV保護が備えられ、出力電圧が公称値の109%になると、ハイサイドMOSFETがディスエーブルになります。

TPS54061は、リファレンスDACシステムを使用したスロー・ス タート時間の内蔵により、外部部品数の削減を可能にします。

TPS54061は、過負荷回復回路によって過負荷状態時にス ロー・スタート時間をリセットします。過負荷回復回路は、過負荷 状態が解消されると、出力を障害電圧から公称レギュレーション 電圧へとスロー・スタートさせます。周波数フォールドバック回路 により、起動時および過電流障害時にスイッチング周波数が低下 し、インダクタ電流を制御しやすくなります。

詳細説明

固定周波数PWM制御

TPS54061は、調整可能な固定周波数のピーク電流モード制御 を使用します。出力電圧がVSENSEピンの外付け抵抗を通して センスされ、COMPピンを駆動する誤差増幅器によって内部電圧 リファレンスと比較されます。内部発振器により、ハイサイド・パ ワー・スイッチのオン動作が開始され、誤差増幅器の出力がハイサ イド・パワー・スイッチ電流と比較されます。パワー・スイッチ電流が COMP電圧で設定されたレベルに達すると、パワー・スイッチがオ フになります。出力電流が増加および減少すると、COMPピン電 圧も上昇および下降します。デバイスではCOMPピン電圧を最大 レベルにクランプすることで電流制限を行っています。

スロープ補償出力電流

TPS54061は、スイッチ電流信号に補償ランプを追加します。 このスロープ補償により、低調波発振を防いでいます。

誤差増幅器

TPS54061は、誤差増幅器としてトランスコンダクタンス・アン プを内蔵しています。誤差増幅器は、VSENSEの電圧を、内部 スロー・スタート電圧または内部の0.8V電圧リファレンスのいずれ か低い方と比較します。誤差増幅器のトランスコンダクタンス(gm) は、通常動作時には108μA/Vです。スロー・スタート動作時には、 トランスコンダクタンスは通常動作時のgmよりずっと低くなります。 COMPピンとグランドとの間に周波数補償部品(コンデンサ、およ び直列接続の抵抗とコンデンサ)が追加されます。

電圧リファレンス

電圧リファレンス・システムは、温度に対し安定なバンドギャップ 回路の出力をスケーリングすることで、温度に対して高い精度を持 つ電圧リファレンスを生成します。

出力電圧の調整

出力電圧は、出力ノードとVSENSEピンとの間の分圧抵抗に よって設定されます。公差1%以内の分圧抵抗を使用することを推 奨します。最初はR_{LS}抵抗に10kΩを使用し、式(1)を使ってRHS を計算します。

$$R_{HS} = R_{LS} \times \left(\frac{V_{OUT} - 0.8 V}{0.8 V}\right)$$
(1)

イネーブルおよび低電圧誤動作防止の調整

TPS54061は、VINピンの電圧が4.5Vを上回り、ENピンの電 圧がENの上昇時スレッショルドである1.23Vを超えると、イネーブ ルになります。ENピンには1.2μAの内部プルアップ電流源I1があ り、ENピンがフローティングのときのデフォルトのイネーブル状態 を提供します。

アプリケーションで、より高い入力低電圧誤動作防止(UVLO) スレッショルドを必要とする場合は、図18に示される回路を使用 し、2個の外付け抵抗で入力電圧UVLOを調整します。ENピンの 電圧が1.23Vを超えると、3.5µAのヒステリシス電流Ihysが追加で ENピンからソースされます。ENピンが1.18V未満になると、この 3.5µAのIhys電流は取り除かれます。この追加電流により、調整 可能な入力電圧のヒステリシスを実現できます。目的の入力開始 電圧および停止電圧に対して、式(2)を用いてR_{UVLO1}を計算しま す。同様に、式(3)を用いてR_{UVLO2}を計算します。

比較的低い入力電圧(4.7V~10V)で起動し、高い入力電圧 (40V~60V)に耐えるよう設計されているアプリケーションでは、 高入力電圧状態でENピンに絶対最大電E8.0Vを超える電圧が印 加される可能性があります。ツェナー・ダイオードを使用して、ピン の電圧を絶対最大定格以下にクランプすることを推奨します。





図 18. 調整可能な低電圧誤動作防止

$$R_{UVLO}1 = \frac{V_{START} \left(\frac{V_{ENAFALLING}}{V_{ENARISING}}\right) - V_{STOP}}{11 \times \left(1 - \frac{V_{ENAFALLING}}{V_{ENARISING}}\right) + I_{HYS}}$$
(2)

$$R_{UVLO} 2 = \frac{R_{UVLO} 1 \times V_{ENAFALLING}}{V_{STOP} - V_{ENAFALLING} + R_{UVLO} 1 \times (I_1 + I_{HYS})}$$
(3)

内部スロー・スタート

TPS54061には、リファレンス電圧を0Vから最終値まで1114 回のスイッチング・サイクルで上昇させる、内部デジタル・スロー・ス タートが搭載されています。内部スロー・スタート時間は、次の式 で計算されます。

$$tss(ms) = \frac{1114}{f_{SW}(kHz)}$$
(4)

ENピンが停止スレッショルド1.18Vを下回った場合には、スイッ チングが停止され、内部スロー・スタートはリセットされます。また、 スロー・スタートは過熱シャットダウン時にもリセットされます。

ー定のスイッチング周波数、およびタイミング抵抗 (RT/CLKピン)

TPS54061のスイッチング周波数は、RT/CLKピンの抵抗を変 化させることで、50kHz~1100kHzという広い範囲にわたって調整 可能です。RT/CLKピンの電圧は標準で0.53Vであり、スイッチン グ周波数を設定するにはグランドとの間に抵抗を接続する必要が あります。特定のスイッチング周波数に対するタイミング抵抗を決 定するには、式(5)を使用します。ソリューション・サイズを小さく するには、一般にスイッチング周波数をできるだけ高く設定します が、電源効率、最大入力電圧、および最小制御可能オン時間の 間でトレードオフを考慮する必要があります。最小制御可能オン時 間は標準で120nsであり、これによって高い入力電圧に対する動 作周波数が制限されます。最大スイッチング周波数は、周波数シ フト回路によっても制限されます。最大スイッチング周波数につい ては、以下で詳しく説明します。

スイッチング周波数の選択

TPS54061は、電流モード制御を実装し、COMPピンの電圧を 使用してハイサイドMOSFETをサイクル毎にオフにすることができ ます。各サイクルで、スイッチ電流とCOMPピン電圧が比較されま す。ピーク・スイッチ電流がCOMP電圧と交差すると、ハイサイド・ スイッチがオフになります。過電流状態で出力電圧が低下すると、 誤差増幅器によってCOMPピンがHighになり、スイッチ電流が増 加します。誤差増幅器の出力は内部でクランプされ、スイッチ電 流の制限として機能します。

高い入力電圧で、より高いスイッチング周波数を実現するため に、TPS54061では周波数シフトを実装しています。VSENSE ピンの電圧が0Vから0.8Vに上昇する際、スイッチング周波数は8、 4、2、および1で分周されます。デバイスではデジタル周波数シフ トを実装することで、通常動作時および障害状態時に外部クロッ クとの同期を可能にしています。スイッチング周波数は8分周のみ が可能なため、デバイスが動作しながら周波数シフト保護も得ら れる最大の入力電圧制限が存在します。短絡発生時(特に、高入 力電圧アプリケーションの場合)には、制御ループに有限の最小 制御可能オン時間が存在し、出力は低電圧となります。スイッチ のオン時間中は、高い入力電圧と最小オン時間により、インダクタ 電流がピーク電流制限まで上昇します。スイッチのオフ時間中は、 インダクタは通常、上昇したのと同じ分だけ下降するために十分な オフ時間と出力電圧を得られません。周波数シフトを行うことで、 オフ時間が実質的に増加するため、電流の下降が可能となります。

$$f_{SW}(\text{maxskip}) = \left(\frac{1}{t_{ON}}\right) \times \left(\frac{V_{OUT} + R_{LS} \times I_{O} + R_{DC} \times I_{O}}{V_{IN} - I_{O} \times R_{HS} + I_{O} \times R_{LS}}\right)$$
(6)

$$f_{SW}(shift) = \left(\frac{f div}{t_{ON}}\right) \times \left(\frac{V_{OUTSC} + R_{LS} \times I_{CL} + R_{DC} \times I_{CL}}{V_{IN} - I_{CL} \times R_{HS} + I_{CL} \times R_{LS}}\right)$$
(7)

 $\mathsf{R}_{\mathsf{T}}(\mathsf{k}\Omega) = \frac{71657}{f_{\mathsf{SW}}(\mathsf{kHz})^{1.039}}$

(5)



ここで I_0 = 出力電流 I_{CL} = 電流制限 V_{IN} = 入力電圧 V_{OUT} = 出力電圧 V_{OUTSC} = 短絡時の出力電圧 R_{DC} = インダクタ抵抗 R_{HS} = ハイサイドMOSFET抵抗 R_{LS} = ローサイドMOSFET抵抗 t_{on} = 制御可能オン時間 fdiv = 分周数(1、2、4、または8)

RT/CLKピンによる同期

RT/CLKピンを使用して、レギュレータを外部システム・クロッ クに同期させることができます。同期機能を実装するには、図19 に示すいずれかの回路を通してRT/CLKピンに方形波を接続しま す。方形波の振幅はRT/CLKピン上で0.5V未満および1.8V以上 で遷移する必要があり、HighおよびLow状態がそれぞれ40ns以 上となる必要があります。同期周波数範囲は300kHz~1100kHz です。PHの立ち上がりエッジは、RT/CLKピン信号の立ち下がり エッジに同期します。外部同期回路は、同期信号がオフになった とき、RT/CLKピンとグランドの間にデフォルトの周波数設定抵抗 が接続されるよう設計する必要があります。オフ状態中にHi-Zま たは3ステートにならないクロック信号に対しては、図19に示すよう に、周波数設定抵抗を別の抵抗(例:50Ω)を介してグランドに接 続することを推奨します。これらの抵抗の合計値によって、スイッ チング周波数が外部CLK周波数に近い値に設定される必要があり ます。同期信号は10pFのセラミック・コンデンサを通してRT/CLK ピンにAC結合することを推奨します。CLKがCLKスレッショルド を最初に超えたときに、デバイスはRT抵抗周波数からPLLモー ドへと切り替わります。PLLが外部信号へのロックを開始すると、 内部の0.5V電圧源が切り離され、CLKピンがハイ・インピーダン スになります。スイッチング周波数は、RT/CLK抵抗で設定した 周波数よりも高く、または低くできます。デバイスは抵抗モードか らPLLモードに遷移した後、100マイクロ秒以内にCLK周波数へ とロックします。デバイスがPLLモードから抵抗モードに遷移する

と、スイッチング周波数が外部CLK周波数から150kHzへと低下した後、0.5Vの電圧が再印加され、抵抗によりスイッチング周波数 が設定されます。VSENSEピンの電圧が0Vから0.8Vに上昇する 際、スイッチング周波数は8、4、2、および1で分周されます。デ バイスではデジタル周波数シフトを実装することで、通常動作時お よび障害状態時に外部クロックとの同期を可能にしています。

過電圧保護

TPS54061には、小さな出力容量の電源設計で、出力障害状 態からの回復時や強い無負荷過渡事象時に発生する電圧オーバー シュートを最小限に抑える、出力過電圧過渡保護(OVP)回路が備 えられています。例えば、電源出力が過負荷となった場合、誤差 増幅器によって実際の出力電圧が内部リファレンス電圧と比較さ れます。VSENSEピンの電圧が内部リファレンス電圧よりも一定 時間にわたって低くなった場合、誤差増幅器の出力が高い電圧に クランプされます。これにより、最大出力電流が要求されます。こ の状態が解消されると、レギュレータの出力が上昇し、誤差増幅 器の出力は定常状態のデューティ・サイクルに遷移します。一部の アプリケーションでは、電源出力の電圧が誤差増幅器の出力より も速く応答する場合があり、これは実際、出力のオーバーシュート につながる可能性があります。

OVP機能では、値の小さい出力コンデンサの使用時に、 VSENSEピンの電圧を内部電圧リファレンスの109%であるOVP スレッショルドと比較することにより、出力のオーバーシュートを最 小限に抑えます。VSENSEピンの電圧がOVPスレッショルドより 高い場合は、ハイサイドMOSFETがディスエーブルになり、出力 オーバーシュートを抑えます。VSENSEの電圧がOVPスレッショル ドを下回ると、ハイサイドMOSFETは通常動作に戻ります。

過熱シャットダウン

このデバイスは、接合部温度が176℃を超えた場合の過熱 シャットダウン機能を内蔵しています。接合部温度が過熱トリップ・ スレッショルドを下回るまで、デバイスのスイッチングが強制的に 停止されます。接合部温度が176℃を下回ると、デバイスは内部ス ロー・スタートを再起動して、パワーアップ・シーケンスを再び開始 します。



図 19. システム・クロックとの同期





図 20. CCMアプリケーション回路図

この例では、セラミック出力コンデンサを使用した連続導通モード(CCM) スイッチング・レギュレータ設計の詳細を示します。低出力電流の設計が必要な場合は、設計手順2に進んでください。設計プロセスを開始するには、いくつかのパラメータがわかっている必要があります。これらのパラメータは一般に、システム・レベルで決定されます。この例では、以下に示す既知のパラメータを使用して開始します。

出力電圧	5.0V
過渡応答、50~150mAの負荷ステップ	$\Delta V_{OUT} = 4\%$
最大出力電流	200mA
入力電圧	24V公称、8V~60V
出力電圧リップル	$V_{OUT} O 0.5\%$
開始入力電圧(VIN上昇時)	7.50V
停止入力電圧(VIN下降時)	6.50V

スイッチング周波数の選択

最初の手順は、レギュレータのスイッチング周波数を決定するこ とです。一般に、ユーザは可能な限り高いスイッチング周波数を 選択します。それによってソリューション・サイズを最小にできるか らです。高いスイッチング周波数では、低周波数でスイッチングす る電源と比較して、低い値のインダクタと小さな出力コンデンサを 使用できます。スイッチング周波数は、内部パワー・スイッチの最 小オン時間、最大入力電圧、出力電圧、および周波数シフト制限 によって制限されます。

レギュレータの最大スイッチング周波数を求めるには、式(6)と 式(7)を使用し、2つの結果のうち小さい方の値を選択します。こ れらの値よりも高いスイッチング周波数を使用すると、パルスのス キップが発生したり、短絡状態中に過電流保護が機能しなかった りします。TPS54061での標準の最小オン時間t_{on}minは120nsで す。設計で短絡発生時に過電流暴走が発生しないようにするに は、式(7)を使用して最大スイッチング周波数を決定します。最大 入力電圧が60Vで、インダクタ抵抗を0.77Ω、ハイサイド・スイッ チ抵抗を3.0Ω、ローサイド・スイッチ抵抗を1.5Ω、電流制限値を 350mA、短絡出力電圧を0.1Vと仮定すると、最大スイッチング周 波数はそれぞれ524kHzおよび1003kHzとなります。ここでは、ス イッチング周波数として400kHzを使用します。特定のスイッチング 周波数に対するタイミング抵抗を決定するには、式(5)を使用しま す。スイッチング周波数は、図20に示される抵抗R_Tによって設定 されます。R_Tの値は142kΩと算出されます。ここでは、標準値で ある143kΩを使用します。

出力インダクタの選択 (LO)

出力インダクタの最小値を計算するには、式(8)を使用します。 KINDは、最大出力電流を基準としたインダクタ・リップル電流 の大きさを表す係数です。インダクタ・リップル電流は、出力コン デンサによってフィルタリングされます。したがって、大きなインダ クタ・リップル電流を選択すると、それ以上のリップル電流定格を 持つ出力コンデンサが必要となるため、出力コンデンサの選択に 影響が及びます。一般に、インダクタ・リップル値は設計者の裁量 で決定しますが、以下のガイドラインに従うことができます。一般 には、KINDの値は0.2~0.4とすることを推奨します。ただし、セ ラミックなどの低ESR出力コンデンサおよび低出力電流を使用す る設計では、最大1のKIND値を使用できます。入力電圧範囲の 広いレギュレータでは、大きい側でインダクタ・リップル電流を選 択するのが最善です。これにより、最小の入力電圧でもインダク タが適度なリップル電流を持つことができます。この設計例では、 KIND = 0.4を使用し、最小インダクタ値は97μHと計算されます。 この設計では、標準値である100µHを選択しています。インダク タのRMS電流および飽和電流の定格を超えないことが重要です。 RMSおよびピーク・インダクタ電流は、式(10)および式(11)で求 めることができます。

この設計では、RMSインダクタ電流は200mA、ピーク・ インダクタ電流は239mAです。選択したインダクタは、Wurth 74408943101です。このインダクタの飽和電流定格は680mA、 RMS電流定格は520mAです。一連の式で示されるように、リッ プル電流が小さいとレギュレータの出力電圧リップルが減少します が、より大きなインダクタンスが必要になります。より大きなリップ



ル電流を選択するとレギュレータの出力電圧リップルが増加します が、インダクタンスの値が小さくて済みます。インダクタを流れる電 流は、インダクタ・リップル電流+平均出力電流です。パワーアッ プ時、障害発生時、または負荷過渡状態中は、インダクタ電流が 上で計算したピーク・インダクタ電流レベルを超えて増加する場合 があります。過渡状態では、インダクタ電流がデバイスのスイッチ 電流制限まで増加する場合があります。この理由により、最も保 守的なアプローチは、計算されたピーク・インダクタ電流ではなく、 スイッチ電流制限以上の飽和電流定格を持つインダクタを指定す ることです。

$$L_{O}\min \geq \frac{V_{IN}\max - V_{OUT}}{Kind \times I_{O}} \times \frac{V_{OUT}}{V_{IN}\max \times f_{sw}}$$
(8)

$$I_{\text{RIPPLE}} \geq \frac{V_{\text{OUT}} \times (V_{\text{IN}} \text{max} - V_{\text{OUT}})}{V_{\text{IN}} \text{max} \times L_{\text{O}} \times f_{\text{SW}}}$$
(9)

$$I_{L}rms = \sqrt{I_{O}^{2} + \frac{1}{12} \times \left(\frac{V_{OUT} \times (V_{IN}max - V_{OUT})}{V_{IN}max \times L_{O} \times f_{SW}}\right)^{2}}$$
(10)

$$I_{L}peak = I_{OUT} + \frac{I_{RIPPLE}}{2}$$
(11)

出力コンデンサ

出力コンデンサ値の選択については、3つの主要な考慮事項が あります。出力コンデンサは、変調器の極、出力電圧リップル、 および負荷電流の大きな変化に対するレギュレータの応答を決定 します。出力容量は、これら3つの条件のうち最も厳しいものに基 づいて選択する必要があります。最初の条件は、負荷電流の大き な変化に対して求められる応答です。レギュレータによってインダ クタ電流が増加するまでの間は、出力コンデンサが負荷に電流を 供給する必要があります。この状況は、レギュレータに対して保持 時間要件があり、入力電力の停止後に指定された時間だけ、出力 コンデンサが出力電圧を特定のレベルより高く保持する必要があ る場合に発生します。また、無負荷から全負荷への遷移時など、 負荷の電流需要に大きく高速な変化が発生した場合、レギュレー タは一時的に十分な出力電流を供給できなくなります。通常、レ ギュレータでは、制御ループが負荷電流および出力電圧の変化を 検知して、その変化に合わせてデューティ・サイクルを調整するまで に、2クロック・サイクル以上を必要とします。出力コンデンサの大 きさは、制御ループが負荷の変化に応答するまでの間、負荷に追 加の電流を供給できるように決定する必要があります。出力容量 は、出力電圧の降下を許容範囲内に抑えながら、2クロック・サイ クルにわたって電流の差分を供給するのに十分な大きさでなけれ ばなりません。そのために必要な最小の出力容量を式(15)に示し ます。ここで、ΔIoutは出力電流の変化、f_{sw}はレギュレータのスイッ チング周波数、ΔVoutは出力電圧の許容される変化です。

この例では、負荷過渡応答が、50mA~150mAの負荷ステップに対するVoutの4%の変化と指定されています。この例では、 $\Delta I_{OUT} = 0.150 - 0.05 = 0.10$ 、および $\Delta V_{OUT} = 0.04 \times 3.3 = 0.132$ です。

これらの値を使用して、3.79μFの最小容量が得られます。この 値は、出力電圧の変化について出力コンデンサのESRを考慮して いません。セラミック・コンデンサの場合、ESRは通常十分に小さ いため、この計算では無視できます。アルミ電解コンデンサおよび タンタル・コンデンサの場合は、ESRが比較的高いので考慮に入 れる必要があります。

ダイオードをエミュレートするレギュレータのローサイドFETは電 流をシンクできないため、負荷電流が急速に減少すると、インダ クタに蓄積されたエネルギーによって出力電圧にオーバーシュート が発生します(図28を参照)。また、出力コンデンサは、高負荷電 流から低負荷電流への遷移時に、インダクタに蓄積されたエネル ギーを吸収できるだけの容量を持つ必要があります。出力コンデン サに蓄積された余分なエネルギーにより、コンデンサの電圧は上 昇します。コンデンサの容量は、これらの過渡期間中に所定の出 力電圧を保持できるような大きさでなければいけません。出力電 圧オーバーシュートを所定の値に保持するための最小容量は式(14) で計算します。ここで、LOはインダクタの値、IOHは重負荷時の出 力電流、I_{OL}は軽負荷時の出力電流、V_O + ΔV_Oは最終的なピー ク出力電圧、Viはコンデンサ電圧の初期値です。この例では、 ワーストケースの負荷ステップは150mAから50mAです。この負荷 遷移中は出力電圧が上昇し、設計目標を満足するにはΔV₀が出力 電圧の4%に制限される必要があります。これにより、V₀ + ΔV₀ = 1.04 × 3.3 = 3.432Vとなります。Voはコンデンサ電圧の初期値 であり、これは公称出力電圧の3.3Vです。式(14)にこれらの値を 使用すると、2.25µFの最小容量が得られます。

式(13) は、出力電圧リップル仕様を満足するために必要な最 小の出力容量を計算します。ここで、f_{SW}はスイッチング周波数、 Vrippleは最大許容出力電圧リップル、Irippleはインダクタ・リップ ル電流です。式(13) により、1.48μFが得られます。式(16) は、出 力電圧リップル仕様を満足するために出力コンデンサに許容される 最大ESRを計算します。式(16) より、ESRは0.160Ω未満とする 必要があります。

負荷過渡状態中に出力電圧のレギュレーションを維持するための、出力コンデンサに対する最も厳しい条件は、3.79µFの容量です。

エージング、温度、DCバイアスに対する追加の容量ディ レーティングによって、この最小値は増加します。この例では、 0.003ΩのESRを持つ10µF/10VのX5Rセラミック・コンデンサ (1206パッケージ)が使用されます。

ー般に、コンデンサでは、障害や過熱を発生させずに処理でき るリップル電流の大きさに制限があります。インダクタ・リップル電 流に対して対応可能な出力コンデンサを指定する必要があります。 一部のコンデンサのデータシートでは、最大リップル電流の2乗平 均平方根(RMS)値が指定されています。

出力コンデンサで処理できる必要のあるRMSリップル電流値は、 式(12) で計算できます。この例では、式(12) により10.23mAが得 られます。



$$IC_{O}rms = \frac{1}{\sqrt{12}} \times \left(\frac{V_{OUT} \times (V_{IN}max - V_{OUT})}{V_{IN}max \times L_{O} \times f_{SW}} \right)$$
(1)

$$C_0 1 \ge \frac{I_{RIPPLE}}{V_{RIPPLE}} \times \left(\frac{1}{8 \times f_{SW}}\right)$$
 (13)

$$C_{O}2 \ge L_{O} \times \frac{I_{OH}^{2} - I_{OL}^{2}}{(V_{OUT} + \Delta V_{OUT})^{2} - V_{OUT}^{2}}$$
 (14)

$$C_0 3 \ge \frac{\Delta I_{OUT}}{\Delta V_{OUT}} \times \frac{2}{fsw}$$
 (15)

$$R_{C} \leq \frac{V_{RIPPLE}}{I_{RIPPLE}}$$
(16)

入力コンデンサ

TPS54061は、1uF以上の実効容量を持つ高品質のセラミック (タイプX5RまたはX7R)入力デカップリング・コンデンサを必要と します。実効容量には、DCバイアス効果に対するディレーティング も考慮されます。入力コンデンサの電圧定格は、最大入力電圧よ りも高い必要があります。また、コンデンサのRMS電流定格は、 最大RMS入力電流よりも大きい必要があります。入力RMS電流 は、式(17)で計算できます。セラミック・コンデンサの値は、温度 およびコンデンサに印加されるDCバイアスによって大きく変化し ます。温度による容量の変化は、温度に対して安定な誘電体を選 択することで最小限に抑えることができます。X5RおよびX7Rセ ラミック誘電体は、容量/体積比が大きく、温度に対してかなり安 定しているため、パワー・レギュレータのコンデンサとして一般に選 択されます。コンデンサ両端にかかるDCバイアスが増加すると、 コンデンサの実効値は減少します。この設計例では、最大入力 電圧に対応するために60V以上の電圧定格を持つセラミック・コン デンサが必要です。入力容量の値によって、レギュレータの入力 リップル電圧が決まります。入力電圧リップルは、式(18)の変形 によって計算できます。

設計例の値であるIoutmax = 200mA、 C_{IN} = 2.2 μ F、 f_{sw} = 400kHzを使用すると、56.8mVの入力電圧リップル、および 98.5mAのRMS入力リップル電流が得られます。

$$IC_{IN}rms = I_{OUT} \times \sqrt{\frac{V_{OUT}}{V_{INmin}} \times \frac{(V_{INmin} - V_{OUT})}{V_{INmin}}}$$
(17)
$$C_{IN} \ge \frac{I_{O}}{V_{IN}ripple} \times \left(\frac{0.25}{f_{SW}}\right)$$
(18)

ブートストラップ・コンデンサの選択

適切な動作のためには、BOOTピンとPHピンの間に0.01μFの セラミック・コンデンサを接続する必要があります。X5R以上の誘 電体を持つセラミック・コンデンサの使用を推奨します。コンデン サの電圧定格は10V以上である必要があります。

低電圧誤動作防止の設定点

2)

低電圧誤動作防止(UVLO)は、TPS54061のENピンに接続し た外部分圧回路を使用して調整できます。UVLOには2つのスレッ ショルドがあり、1つは入力電圧が上昇するパワーアップ中に適用 され、もう1つは入力電圧が下降するパワーダウンまたはブラウン アウト中に適用されます。この設計例では、入力電圧が7.50V以 上に上昇(イネーブル) したときに、電源がオンになりスイッチングを 開始する必要があります。レギュレータがスイッチングを開始した 後は、入力電圧が6.50Vを下回る(UVLO停止)までの間、スイッ チングを継続する必要があります。プログラミング可能なUVLO 電圧およびイネーブル電圧は、ENピンに接続されたVin-グランド 間の分圧抵抗を使用して設定されます。式(2) および式(3) を使用 して、必要な抵抗値を計算できます。この例では、7.50Vおよび 6.50Vの開始および停止電圧を生成するために、VinとENの間に 196kΩの抵抗、ENとグランドの間に36.5kΩの抵抗が必要となり ます。高入力電圧アプリケーションに対する追加の考慮事項につ いては、「イネーブルおよび低電圧誤動作防止の調整|を参照して ください。

出力電圧および帰還抵抗の選択

この設計例では、R_{LS}に10kΩが選択されています。式(1) を使 用して、R_{HS}は31.46kΩと計算されます。最も近い標準1%抵抗は、 31.6kΩです。

ループ補償

DC/DCレギュレータの補償にはいくつかの手法が使用されて います。ここに示す方法は、計算が簡単であり、デバイス内部の スロープ補償による影響を無視しています。スロープ補償が無視 されるため、実際のクロスオーバー周波数は、計算で使用される クロスオーバー周波数よりも通常は低くなります。この方法では、 クロスオーバー周波数が変調回路の極とESRゼロの間に位置し、 ESRゼロが変調回路の極の10倍以上であると仮定しています。

最初に、式(19) と式(20) を使用して、変調回路の極(fpole) お よびESRゼロ(fzero) を計算する必要があります。Coutには、ディ レーティング値として6.0 μ Fを使用します。式(21) と式(22) を使用 して、補償を設計するためのクロスオーバー周波数fcoの開始点を 見積もります。この設計例では、fpole = 1015Hz、およびfzero = 5584kHzです。

式(21) は変調回路の極とESRゼロの相乗平均であり、式(22) は変調回路の極とスイッチング周波数の平均です。式(21) から 119.2kHz、式(22) から17.9kHzが得られます。最初のクロスオー バー周波数には、式(21) と式(22) で低い方の値に近い周波数を 使用します。

この例では、fcoとして17.9kHzが使用されます。次に、補償部 品を計算します。コンデンサと直列の抵抗を使用して、補償用の ゼロを生成します。この2つの部品と並列に別のコンデンサを接続 することで、補償用の極を形成します。

補償抵抗R_{COMP}を決定するために、式(23)を使用します。パ ワー段のトランスコンダクタンスgmpsが1.00A/Vであると仮定しま す。出力電圧Vo、リファレンス電EV_{REF}、およびアンプのトラン スコンダクタンスgmeaは、それぞれ3.3V、0.8V、および108µA/V です。



R_{COMP}は25.9kΩと計算され、最も近い標準値の26.1kΩを使用 します。式(24)を使用して、補償用のゼロを変調回路の極周波 数に等しく設定します。式(24)から、コンデンサCCOMPに対して 3790pFが得られ、4700pFを選択します。式(25)と式(26)の大き い方の値を使用してC_{POLE}を計算し、補償用の極を設定します。式 (26)から30.5pFが得られ、最も近い標準値の33pFを選択します。

$$fpole(Hz) = \frac{1}{\frac{Vout}{Io} \times Co \times 2 \times \pi}$$
(19)

$$f$$
zero(Hz) = $\frac{1}{R_{C} \times C_{O} \times 2 \times \pi}$ (20)

$$fco1(Hz) = (fzero \times fpole)^{0.5}$$
 (21)

$$fco2(Hz) = \left(\frac{fsw}{2} \times fpole\right)^{0.5}$$
 (22)

$$R_{COMP} = \frac{2 \times \pi \times f_{CO} \times C_{O}}{gmps} \times \frac{V_{OUT}}{V_{REF} \times gmea}$$
(23)

$$C5 = \frac{1}{2 \times \pi \times R4 \times f_{POLE}}$$
(24)

$$C6 = \frac{R_{C} \times C_{O}}{R4}$$
(25)

$$C6 = \frac{1}{R4 \times f_{SW} \times \pi}$$
(26)











図 28. 負荷過度応答







図 31. V_{IN}によるスタートアップ



図 30. ENAによるスタートアップ



図 32. DCMでの入力リップル





図 33. CCMでの入力リップル



図 34. スキップでの入力リップル



図 35. DCMでの出力リップル



図 36. CCMでの出力リップル



図 37. スキップでの出力リップル





図 38. DCMアプリケーション回路図

低出力電流で、高効率、固定スイッチング周波数を持つ電源 の使用は、最も望ましいことです。固定周波数の電源では、出力 電圧リップルおよびノイズが予測可能となります。低出力電流の電 源に対して、従来の連続導通モード(CCM)設計手法を使用して 出力インダクタを計算すると、大きなインダクタンスが得られます。 CCMインダクタを使用すると、電源のサイズが大きくなったり、大 きなDC抵抗によって効率に影響を及ぼしたりします。代替方法 は、不連続導通モード(DCM)で動作させることです。以下の手順 を使用して、不連続導通モードで動作する電源を設計するための 部品値を計算できます。低出力電流の場合にDCMで電源を動作 させる利点は、固定スイッチング周波数、出力インダクタンスの低 減、およびインダクタのDC抵抗の低減です。周波数シフトおよび スキップの式を使用して、最大スイッチング周波数を見積もります。

固定スイッチング周波数で高効率、低出力電流の電源 を設計する場合

この例では、セラミック出力コンデンサを使用した、低出力電 流の固定スイッチング・レギュレータ設計の詳細を示します。設計 プロセスを開始するには、いくつかのパラメータがわかっている必 要があります。これらのパラメータは一般に、システム・レベルで決 定されます。この例では、以下に示す既知のパラメータを使用し て開始します。

出力電圧	5.0 V
過渡応答、37.5~75mAの負荷ステップ	$\Delta V_{OUT} = 4\%$
最大出力電流	75 mA
最小出力電流	1 mA
入力電圧	24V公称、8V~40V
出力電圧リップル	V _{OUT} Ø1%
スイッチング周波数	50 kHz
開始入力電圧(VIN上昇時)	8 V
停止入力電圧(VIN下降時)	6.8 V

TPS54061は、低出力電流、固定動作周波数、および低出力 電圧リップルを必要とするアプリケーション向けに設計されており、 軽負荷でのパルス・スキップ・モードは備えていません。デバイスに は最小制御可能オン時間があるため、電源がパルス・スキップを開 始する出力電流が存在します。アプリケーションの出力電流で電 源がパルス・スキップを行わないようにするには、最小値よりも大き なインダクタ値を選択する必要があります。最小負荷で固定スイッ チング周波数を維持するために必要な最小インダクタンスは、式 (27)を使用して227μHとなります。これは理想的な式であり、損 失を考慮せずに導出されているため、軽負荷での最小制御可能 オン時間t_{onminll}は180nsと仮定します。DCM動作を維持するに は、インダクタ値および出力電流が最大値より低く留まる必要があ ります。最大インダクタンスは、式(28)により250μHと計算されま す。ここでは、Wurth Elektronikの744053221インダクタを選択し ます。CCM動作が必要な場合は、前述の設計手順を使用してくだ さい。

最大出力電流時にハイサイド・パワー・スイッチの最小電流制限 を超えないようにするため、式(29)を使用します。ピーク電流は 244mAと計算され、350mAの電流制限より低くなります。イン ダクタおよび出力コンデンサのRMS電流を決定するには、デュー ティ・サイクルを計算する必要があります。DCMでの降圧型レギュ レータのデューティ・サイクルD1は、式(30)で求められます。D1は、 スイッチング・サイクルでハイサイド・パワー・スイッチがオンになる部 分であり、0.1345と計算されます。D2は、スイッチング・サイクル でローサイド・パワー・スイッチがオンになる部分であり、0.5111と 計算されます。

式(32) および式(33) を使用して、インダクタおよび出力コンデン サのRMS電流がそれぞれ0.1078Aおよび0.0774Aと計算されま す。RMS値の計算値を上回る定格を持つ部品を選択します。式 (34) ~式(36) を使用して出力容量を計算し、最大の値を使用し ます。Vrippleは定常状態の電圧リップルであり、ΔVは過渡事象中 の電圧変化です。最小7.5μFの容量が求められます。エージング、 温度、およびDCバイアスに対して、追加の容量ディレーティング を考慮する必要があるため、この最小値は増加します。この例で は、5mΩのESRを持つ22μF/10VのX7Rセラミック・コンデンサが 使用されます。低出力リップルの電源を得るには、低ESRのコン デンサを使用します。式(37) を使用して、出力コンデンサの最大



ESRを見積もります。式(38) および式(39) は、入力コンデンサの RMS電流および容量を見積もります。RMS電流は38.7mA、容量 は1.56µFと計算されます。この例では、2.2µFの100V/X7Rセラ ミック・コンデンサを使用します。

$$L_{o}min \geq \left(\frac{V_{IN}max - V_{OUT}}{V_{OUT}}\right) \times \left(\frac{V_{IN}max}{2}\right) \\ \times \frac{t_{O}nmin^{2}}{I_{O}min} \times fsw$$
(27)

$$L_{O} \max \leq \left(\frac{V_{IN} \min - V_{OUT}}{2}\right) \times \left(\frac{V_{OUT}}{V_{IN} \min}\right)$$
$$\times \frac{1}{f_{sw} \times I_{O}}$$
(28)

I_I peak =

$$\left(\frac{2 \times V_{OUT} \times Iomax \times (V_{IN}max - V_{OUT})}{V_{IN}max \times L_{O} \times f_{sw}}\right)^{0.5}$$
(29)

$$D1 = \left(\frac{2 \times V_{OUT} \times I_{O} \times L_{O} \times f_{sw}}{V_{IN} \times (V_{IN} - V_{OUT})}\right)^{0.5}$$
(30)

$$D2 = \left(\frac{V_{\rm IN} - V_{\rm OUT}}{V_{\rm OUT}}\right) \times D1$$
(31)

$$I_{L}rms = I_{L}peak \times \left(\frac{D1 + D2}{3}\right)^{0.5}$$
(32)

$$I_{CO} \text{rms} = I_{L} \text{peak} \times \left(\left(\frac{D1 + D2}{3} \right) - \left(\frac{D1 + D2}{4} \right)^{2} \right)^{0.5}$$
(33)

$$C_0 1 \le \frac{I_L \text{peak}}{V_{\text{RIPPLE}}} \times \left(\frac{D1 + D2}{8 \times f_{\text{SW}}}\right)$$
 (34)

$$C_0 2 \ge L_0 \times \frac{lo^2 - 0^2}{(V_{OUT} + \Delta V)^2 - V_{OUT}^2}$$
 (35)

$$Co3 \ge \frac{I_{OUT}}{\Delta V_{OUT}} \times \frac{1}{f_{co}}$$
(36)

$$R_{C} \leq \frac{V_{RIPPLE}}{I_{L}peak}$$
(37)

$$\begin{split} & \mathsf{I}_{\mathsf{CIN}}\mathsf{rms} = \mathsf{I}_{\mathsf{L}}\mathsf{peak} \, \times \, \left(\left(\frac{\mathsf{D1}}{\mathsf{3}} \right) \, - \, \left(\frac{\mathsf{D1}}{\mathsf{4}} \right)^2 \right)^{0.5} \\ & \mathsf{C}_{\mathsf{IN}} \, \geq \, \frac{\mathsf{I}_{\mathsf{O}}}{\mathsf{V}_{\mathsf{IN}}\mathsf{RIPPLE}} \, \, \times \, \left(\frac{\mathsf{0.25}}{f_{\mathsf{SW}}} \right) \end{split}$$

ループ補償

ここに示す方法は、計算が簡単であり、TPS54061内部のス ロープ補償による影響も考慮しています。この方法では、クロス オーバー周波数が変調回路の極とESRゼロの間に位置し、ESR ゼロが変調回路の極の10倍以上であると仮定しています。出力部 品を決定したら、以下に示す式を使用して帰還ループを閉じます。 DCMで動作する電流モード制御の電源は、式(40) に示されるよ うなESRゼロと極を含んだ伝達関数を持ちます。電流モードのパ ワー段ゲインを計算するには、最初に式(41) および式(42) を使用 してDCMゲイン(Kdcm) および変調回路ゲイン(Fm) を計算します。 KdcmおよびFmは、それぞれ32.4および0.475となります。式(43) と式(44)を使用して、極およびESRゼロの位置を計算します。極 およびゼロは、それぞれ491Hzおよび2.8MHzとなります。式(45) と式(46) で低い方の値を、クロスオーバー周波数の開始点として 使用します。式(45)はパワー段の極とESRゼロの相乗平均であ り、式(46)はパワー段の極とスイッチング周波数の平均です。ク ロスオーバー周波数は、式(46)から5kHzと選択されます。

補償抵抗R_{COMP}を決定するために、式(47)を使用します。パ ワー段のトランスコンダクタンスgmpsが1.0A/Vであると仮定しま す。出力電EV_O、リファレンス電EV_{REF}、およびアンプのトラン スコンダクタンスgmeaは、それぞれ5.0V、0.8V、および108 μ A/V です。R_{COMP}は38.3k Ω と計算され、最も近い標準値の35.7k Ω を 使用します。式(48)を使用して、補償用のゼロを変調回路の極周 波数に等しく設定します。式(48)から、補償コンデンサCCOMP に対して290nFが得られ、330nFを使用します。式(49)と式(50) の大きい方の値を使用してC_{POLE}を計算し、補償用の極を設定し ます。式(50)から178pFが得られ、標準値の220pFを選択します。

$$Gdcm(s) \approx Fm \times Kdcm \times \frac{1 + \frac{s}{2 \times \pi \times f_{ZERO}}}{1 + \frac{s}{2 \times \pi \times f_{POLE}}}$$
(40)

$$Kdcm = \frac{2}{D1} \times \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{V_{IN} \times \left(2 + \frac{Rdc}{\frac{V_{OUT}}{I_0}}\right) - V_{OUT}}$$
(41)

$$Fm = \frac{gmps}{\left(\frac{V_{IN} - V_{OUT}}{L_{O} \times f_{sw}}\right) + 0.380}$$
(42)



(38)

(39)

$$f_{\text{POLE}}(\text{Hz}) = \frac{1}{\frac{V_{\text{OUT}}}{I_{\text{O}}} \times C_{\text{O}} \times 2 \times \pi} \times \left(\frac{2 - \frac{V_{\text{OUT}}}{V_{\text{IN}}}}{1 - \frac{V_{\text{OUT}}}{V_{\text{IN}}}}\right)$$
(43)

$$f_{\text{ZERO}}(\text{Hz}) = \frac{1}{\text{R}_{\text{C}} \times \text{C}_{\text{O}} \times 2 \times \pi}$$
(44)

$$f_{\rm CO1}(\rm Hz) = \left(f_{\rm ZERO} \times f_{\rm POLE}\right)^{0.5}$$
(45)

$$f_{\rm CO2}(\rm Hz) = (f_{\rm SW} \times f_{\rm POLE})^{0.5}$$
(46)

$$R_{COMP} = \frac{f_{CO}}{Kdcm \times Fm \times f_{POLE}} \times \frac{V_{OUT}}{V_{REF} \times gmea}$$
(47)

$$C_{COMP} = \frac{1}{2 \times \pi \times R_{COMP} \times Kdcm \times Fm}$$
(48)

$$C_{\text{POLE1}} = \frac{R_{\text{C}} \times C_{\text{O}}}{R_{\text{COMP}}}$$
(49)

$$C_{\text{POLE2}} = \frac{1}{R_{\text{COMP}} \times f_{\text{SW}} \times \pi}$$
(50)



特性曲線





特性曲線







図 51. V_{IN}によるプリバイアス・スタートアップ







図 53. PSMでの入力および出力リップル



レイアウト

レイアウトは、優れた電源設計のために重要な要素です。高速 で変化する電流または電圧を通す信号パスがいくつかあるため、 浮遊インダクタンスや寄生容量によってノイズが発生したり、電源 の性能が低下したりする可能性があります。これらの問題をなくす ために、VINピンは、X5RまたはX7R誘電体を使用した低ESR のセラミック・バイパス・コンデンサを使用してグランドにバイパス する必要があります。バイパス・コンデンサ接続、VINピン、およ びGNDピンによって形成されるループ領域は最小限に抑えるよう 注意が必要です。PCBレイアウト例については、図54を参照して ください。PH接続はスイッチング・ノードであるため、出力インダ クタはPHピンに近づけて配置し、過度の容量性カップリングを避 けるためにPCB導体の面積はできるだけ小さくしてください。RT/ CLKピンはノイズの影響を受けやすいため、RTの抵抗はICにで きるだけ近づけて配置し、最短のパターンで配線する必要があり ます。追加の外部部品は図に示されるように配置できます。別の PCBレイアウトでも許容される性能を得ることは可能ですが、この レイアウトは良好な結果が得られることが実証済みであり、ガイド ラインとして示しています。





パッケージ情報

製品情報

Orderable Device	Status	Package Type	Package	Pins	Package Qty	Eco Plan	Lead/Ball Finish	MSL Peak Temp	Op Temp (°C)	Top-Side Markings	Samples
	(1)		Drawing			(2)		(3)		(4)	
TPS54061DRBR	ACTIVE	SON	DRB	8	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	-40 to 150	61	Samples
TPS54061DRBT	ACTIVE	SON	DRB	8	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	-40 to 150	61	Samples

(1)マーケティング・ステータスは次のように定義されています。

ACTIVE:製品デバイスが新規設計用に推奨されています。

LIFEBUY:TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND:新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW:デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。 OBSOLETE:TIによりデバイスの生産が中止されました。

⁽²⁾エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free(RoHS)、Pb-Free(RoHS Expert)およびGreen(RoHS & no Sb/Br)があります。最新情報およ び製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free(RoHS):TIにおける "Lead-Free" または "Pb-Free" (鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味しま す。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定 された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt):この部品は、1)ダイとパッケージの間に鉛ベースの半田バンプ使用、または2)ダイとリードフレーム間に鉛ベースの接着剤を使用、 が除外されています。それ以外は上記の様にPb-Free (RoHS)と考えられます。

Green(RoHS & no Sb/Br):TIにおける "Green"は、 "Pb-Free" (RoHS互換)に加えて、 臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質 な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。

⁽³⁾MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

⁽⁴⁾Only one of markings shown within the brackets will appear on the physical device.

重要な情報および免責事項:このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者に よって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合 するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部 材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、 CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金 額を超える責任は負いかねます。



パッケージ・マテリアル情報

テープおよびリール・ボックス情報



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS54061DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS54061DRBT	SON	DRB	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2





*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS54061DRBR	SON	DRB	8	3000	367.0	367.0	35.0
TPS54061DRBT	SON	DRB	8	250	210.0	185.0	35.0



メカニカル・データ

DRB(S-PVSON-N8)

PLASTIC SMALL OUTLINE NO-LEAD



. 注: A. 線寸法の単位はミリメートルです。DIMENSIONS IN PARENTHESIS ARE FOR REFERENCE ONLY. B. 図は予告なく変更することがあります。

C. SON(Small Outline No-Lead)パッケージ構成

D パッケージのサーマル・パッドは熱的/機械的特性のためボードにはんだ付けしなければなりません。
 E 露出しているサーマル・パッドの寸法についての詳細はデータシートを参照してください。



サーマルパッド・メカニカル・データ

DRB(S-PVSON-N8)

熱的特性に関する資料

このパッケージは外部のヒートシンクに直接接続できるよう設計 された露出したサーマル・パッドをもっています。サーマル・パッド はプリント回路基板(PCB)に直接はんだ付けされなければなりま せん。はんだ付けされることにより、PCBはヒートシンクとして使 用できます。さらに、サーマル・ビアを使用することにより、サー マル・パッドはグランドまたは電源プレーン(どちらか当てはまる方)、 またはもう1つの方法としてPCBに設計された特別なヒートシンク 構造に直接接続することができます。この設計により、集積回路 (IC)からの熱の移動が最適化されます。

クワッド・フラットパック・ノーリード(QFN) パッケージとその利点 についての情報はアプリケーション・レポート"Quad Flatpack No-Lead Logic Packages" TI文献番号SLUA271を参照してください。 この文献はホームページwww.ti.comで入手できます。

このパッケージのサーマル・パッドの寸法は以下の図に示されて います。



サーマル・パッド寸法図



ランド・パターン

DRB(S-PVSON-N8)



- 注: A. 全ての線寸法の単位はミリメートルです。
 - B. 図は予告なく変更することがあります。
 - C. 代替設計については、資料IPC-7351を推奨します。
 - D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、および推奨基板レイアウトに ついては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLUA271)および製品データシートを参照してください。これらの ドキュメントは、ホームページwww.ti.com < http://www.ti.com> で入手できます。
 - E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て拠点にお問い 合わせください。例に示したステンシル設計は、50%容積のメタルロード半田ペーストに基づいています。ステンシルに関する他の推奨事項については、IPC-7525を参照してください。
 - F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。





ご注意

Texas Instruments Incorporated 及びその関連会社(以下総称してTIといいま す)は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改 良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサー ビスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての半導体製品は、ご注文の受諾の際に提示されるTIの標準販 売契約約款に従って販売されます。

TIは、その製品が、半導体製品に関するTIの標準販売契約約款に記載された 保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。 検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみな す範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の 検査は、適用される法令によってそれ等の実行が義務づけられている場合を除 き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援又はお客様の製品の設計について責 任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプ リケーションについての責任はお客様にあります。TI 製部品を使用したお客様の 製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上 及び操作上の安全対策は、お客様にてお取り下さい。

TIは、TIの製品又はサービスが使用されている組み合せ、機械装置、又は方法 に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財 産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも 保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を 提供することは、TIが当該製品又はサービスを使用することについてライセンスを 与えるとか、保証又は是認するということを意味しません。そのような情報を使用 するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを 得なければならない、又はTIの特許その他の知的財産権に基づきTIからライセ ンスを得て頂かなければならない場合もあります。

TIのデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、 その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、 条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三 者の情報については、追加的な制約に服する可能性があります。 TIの製品又はサービスについてTIが提示したパラメーターと異なる、又は、それ を超えてなされた説明で当該TI製品又はサービスを再販売することは、関連する TI製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無 効にし、且つ不公正で誤認を生じさせる行為です。TIは、そのような説明について は何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様 は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法 的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する 責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がも たらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視 し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講 じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様 は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じ る損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される 場合があります。そのような製品については、TIが目的とするところは、適用される 機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が 設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDAクラスIII(又は同様に安全でないことが致命的となるような医療機器)へのTI 製品の使用は、TIとお客様双方の権限ある役員の間で、そのような使用を行う際に ついて規定した特殊な契約書を締結した場合を除き、一切認められていません。

TIが軍需対応グレード品又は「強化プラスティック」製品として特に指定した製品 のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空 宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。 お客様は、TIがそのように指定していない製品を軍事用又は航空宇宙用に使う 場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必 要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責 任により満足させることを認め、且つ同意します。

TIには、主に自動車用に使われることを目的として、ISO/TS 16949の要求事項 を満たしていると特別に指定した製品があります。当該指定を受けていない製品 については、自動車用に使われるようには設計されてもいませんし、使用されるこ とを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項 を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2013, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋等 をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品
 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。
- 2. 温·湿度環境
 - 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

● 直射日光があたる状態で保管・輸送しないこと。

- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。
- 4. 機械的衝撃
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限 260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)