LM25037,LM5020,LM5112



Literature Number: JAJA418

POWER designer

Expert tips, tricks, and techniques for powerful designs

No. 127

www.national.com/powerdesigner

大電力昇圧型コンバータへの代替的なアプローチ

— By David Baba, Product Applications Engineer

大電力昇圧型コンバータでは、FET、ダイオードおよびインダク タの電力損失を最小にし、温度上昇を最小限に抑えるために、 特別な配慮が必要です。FETに関しては、多くの設計者が導通 損失を低減させるためFETを並列に配置する方法を選んでい ます。しかし、FETを並列に配列すると遷移損失の増加を招く ことがあります。本稿では、昇圧型FETの全損失を低減させる ために考慮すべき、いくつかのアプローチについて検討します。 アプローチとしては、低ゲート電荷量FETの選択、ゲート駆動電 流がより高い代替コントローラの選択、あるいはLM5112の ようなゲート・ドライバの使用などがあります。代替アプローチ として、ナショナル セミコンダクターのPowerWise[®]LM25037 デュアル出力ゲート駆動コントローラを使用した場合と、その 利点を、LM5020などのシングル・ゲート駆動コントローラを 使用した場合との比較で、検討します。まず、本稿では全FET 損失の近似値を求める方法を検討し、次に、さまざまなアプロ ーチの中からアプリケーション要件に最適なアプローチ選択に ついて検討します。

昇圧型コンバータの概要

Figure 1 は、(a)基本的なコンポーネントを内蔵した昇圧型 コンバータ、(b)オン周期D中の昇圧型コンバータの動作、および (c)オフ周期(1-D)中の動作を示しています。

Figure 2 の3つの波形はすべて、1つの完全なスイッチング・ サイクル上での挙動を示しています。(a)はインダクタ電流、 (b) はスイッチ電流、(c)はFET両端間の電圧を示しています。



Figure 2. 昇圧型コンバータの基本的な挙動波形







大電力昇圧型コンバータへの代替的なアプローチ

昇圧型コンバータはソース電圧より常に大きな電圧を提供します。D周期にインダクタLの電圧-時間積バランスを(1-D)周期中に入力電圧を加え、ダイオードにより出力に整流します。D 周期が長くなれば、1-D周期は短くなり、それにより電圧時間 バランスを維持するためにオフ時間中の電圧が高くなります。

LM25037 PWMコントローラを使用した代替アプローチの 利点が特に顕著なのは、出力電圧が入力電圧に比べ何倍も大 きなアプリケーションです。入力電圧と出力電圧の関係は、デュー ティ比とも関連しており、次の式で表されます。

**$$\vec{x}$$
 1** $\frac{V_{OUT}}{V_{IN}} = \frac{1}{(1-D)}$

式1からは、最大デューティ比に制約があるシングル・チャネル・ ゲート駆動ソリューションの場合は、大きな昇圧比は不可能な ことが明らかです。いくつかのコントローラの場合は、最大デュー ティ比が80%で、これにより昇圧比は入力の5倍に制約され ます。しかしながら、LM25037コントローラを使うと、こうした 制約を解消できます。その理由はLM25037ゲート・ドライバの 交流出力は2つの出力間のデッドタイムが極めて小さく、それ により80%を上回る最大デューティ比が可能だからです。これ により、入力の10倍の出力電圧を得ることが可能になります。

昇圧型FETにおける損失

昇圧型FETによる損失は、導通、遷移およびスイッチング損失の3つのカテゴリに分類できます。熱特性に影響を与えるFET 内で、導通損失と遷移損失が直接発生することから、この2つ の損失について検討します。

導通損失

昇圧型FETの導通損失は、昇圧型コンバータの出力電力、入力 電圧、出力電圧(Dと関連)およびFETのRDSonと直接関連し ています。

IがRMSスイッチ電流、RがFETのRDSoNで、導通損失はI²R 項です。昇圧型コンバータの導通損失は次式で表されます。

式 2
$$SW_{COND} = I_{SW_{RMS}}^2 \times RDS_{ON}$$

ここでは

式 3

$$I_{SW_{RMS}} = \sqrt{\frac{D}{3} \times (I_{PEAK}^{2} + I_{PEAK} \times I_{TROUGH} + I_{TROUGH}^{2})}$$

$$π$$
 4 $I_{PEAK} = 1.25 \times I_{IN_{AVE}}$

式 5
$$I_{TROUGH} = 0.75 \times I_{IN_{AVE}}$$

it 6
$$I_{IN_{AVE}} = \frac{I_{OUT}}{(1-D)}$$

et 7
$$D = \frac{V_{OUT} - V_{IN}}{V_{OUT}}$$

注: **式3**と4は平均入力電流の50%であるピーク・ツー・ピーク・ インダクタ電流に関連しています。



遷移損失

遷移損失はFETのターンオン時あるいはターンオフ時に発生 します。FETのターンオン前の定常状態動作中には、出力電圧 はFETのドレインとソース間にあります。FETのターンオンが 始まると、電流はドレインからソースの方向に流れ始め、その後 に電圧の降下が始まります。この間、電圧はFET両端間に留 まっており、電流が増加し、損失が発生します。 ターンオフ時にはまったく逆の現象が発生します。

周波数が増加するにつれ、秒当たりの遷移回数が増え、遷移損 失が増加します。

また、遷移時間が増加すれば、FETにとって上記の損失周期が 長くなり、遷移損失が増加します。遷移損失の近似値は次の式 により計算できます。

式 8

 $Trans_{LOSSES} = 2 \times V_{OUT} \times I_{IN_{AVF}} \times T_{TRANS} \times F_{SW}$

ここでは

**$$\vec{x}$$
 9** $V_{OUT} = \frac{V_{IN}}{(1 - D)^2}$

式 10
$$I_{IN_{AVE}} = \frac{I_{OUT}}{(1 - D)}$$

F_{SW}はスイッチング周波数で、T_{TRANS}は遷移スイッチング時間 です。

Figure 3 はFET両端間のドレイン電流と電圧を示したグラフ で、FETを完全にオンにするためにはどの程度の充電が必要か を示しています。



Figure 3. 遷移スイッチング時間の近似値

充電は時間に関係しており、FETのゲートに供給されるゲート 駆動電流に比例しています。電流が増加するほど、FETのターン オンは迅速になります。逆にFETをターンオフするためには、 ゲート・ドライバがゲートから電流をシンクさせることが必要で、 ゲート・ドライバのシンク電流が増加すれば、FETのターンオフ がそれだけ速くなります。説明を簡単にするため、ターンオン時間 がターンオフ時間と等しく、ゲート・ドライバが同じソースおよび シンク電流能力を提供していると仮定します。

FETに関する多くのデータシートには、V_{GS}をY軸に、電荷量をX 軸にとったグラフが掲載されています。*Figure 3* には本稿での 検討項目との関連のV_{DS}およびI_D曲線が追加されています。 FETを完全にスイッチオンするために必要な電荷量を推定す るため、ミラー電荷量として示される差動充電を推定しなけ ればなりません。他に近似値を得る方法としては、ミラー電荷量 を代表的なゲート電荷量の約60%と推定する方法もあります。

MOSFETゲート・ドライバのゲート駆動抵抗は通常、データ シートに記載されています。バイポーラ接合トランジスタ(BJT) の出力段に対しては、それは抵抗としては記載されていません。 BJT出力ドライバ段に対してはVsATが記載されています。しかし 次の式に示すように、VsAT情報は駆動抵抗の近似値を得るため 利用できます。Vg DROPはトランジスタ出力段のVsATです。



大電力昇圧型コンバータへの代替的なアプローチ

式 11

$$\frac{V_{G \, DROP}}{Gate_{CUBBENT}} = Drive_{R}$$

FETの駆動に利用できる電圧を決定する必要があります。これ は単純に、ゲート駆動時の全出力電圧からミラープラトー電圧を 引くことにより計算できます。しきい値に達した後のFETの駆動 に利用可能な電圧は次の式で求められます。

17

 $V_{IN} = 12V$ $V_{OUT} = 24V$ $I_{OUT} = 6A$ $F_{sw} = 300 \text{ kHz}$ $L = 3.6 \mu \text{H}$

式 12
$$V_{GAVAIL} = V_{GATE} - V_{GS}(MP)$$

式11はゲート・ドライバの抵抗を計算します。この計算から、ゲート駆動電流は次のようになります。

式 13
$$I_{GATE} = \frac{V_{GAVAIL}}{Drive_{B} + R_{GATE}}$$

ここでRgはFETのゲート抵抗です。

ゲート駆動電流が決定されれば、遷移時間の計算が可能になります。

It 14
$$T_{TRANS} = \frac{Charge_{Miller}}{I_{GATE}}$$

さらに遷移損失の評価(式8)も可能です。

1つの例として、2スイッチ・アプローチを使用し、シングル・ゲート駆動、並列スイッチアプローチとの比較で、昇圧仕様を検討してみます。

LM5020 コントローラを使用したシングル・ゲート駆動並列 FETアプローチ

前述の仕様を考慮すると、設計者にとってナショナル セミコンダ クターのLM5020 PWMコントローラが選択肢の1つとなり ます。LM5020コントローラは、多くの昇圧型アプリケーション で一般的に選択されており、代表的な設計シナリオで良い比較 例として使用されています。

2つのFETを並列に配置すると、ゲート充電が2倍になり、それに よりスイッチング遷移時間が2倍になることから、スイッチング損 失が増加します。高いRMSスイッチ電流とゲート電荷量の倍増 により、低RDSon、低ゲート電荷量のFETを選択することが重 要になります。こうしたタイプのFETは、ゲート電荷量がより高く RDSonが同じFETと比較し、コストが高くなる傾向があります。 こうした遷移損失問題に対応するため、ここではFETの代表例と してVishay社のSiR472DP FETを選びました。



Figure 4. 2つの並列FETのスイッチングを行う シングル・ゲート駆動コントローラ



Figure 4 は、2つの並列FETのスイッチングを行うシングル・ ゲート駆動コントローラを使用した従来からの方式を示して います。

式7の計算から、

$$D = 0.5$$

そして、式6から平均入力電流を次のように計算できます。

$$I_{IN_{AVE}} = 12V$$

平均入力電流の50%をインダクタのピーク・ツー・ピーク電流 として選び、式4と5を使用すると、ピーク値とトラフ値は以下の ようになります。

$$I_{PEAK} = 15A$$

 $I_{TROUGH} = 9A$

式3を使い、スイッチRMS電流を以下のように計算できます。

$$I_{SWITVH_{RMS}} = 8.57A$$

また、導通損失も計算できます。SiR472DP に対するRDSoNは 10Vのゲート駆動電圧時に0.012Ωです。これらの2つのFETは 並列に配置されることから、有効RDSoNはこの値の半分 (0.006Ω)となります。

$$SW_{COND} = 0.441W$$

式8を評価するためには、遷移スイッチング時間を推定しなけれ ばなりません。データシートからSiR472DPのV_{GS}(th)は 1.85V(代表値)とみなすことができます。SiR472DPのデータ シートを参照し、*Figure 3*で示したものと同じようなグラフで V_{GS} vs.総ゲート電荷量(nC)を使用すると、ミラー電荷量は24V のV_{DS}に対し4nCであることがわかります。2つのFETの並列配 置により、有効ミラー電荷量は倍増します(8nC)。 LM5020はBJT出力段を持つことから、ゲート駆動抵抗データ がデータシートに記載されていませんが、ゲート駆動のソース抵 抗の推定は可能です。LM5020のデータシートの5ページに記載 された表は、所定のソーシング電流(0.05A)に対するゲート駆動 出力の電圧降下(0.25V)が示されています。ゲート駆動からの 電流を電圧降下で割ると、ゲート抵抗を推定できます。 **式11**を使うと

$$Drive_{R} = 5\Omega$$

LM5020コントローラでは、Vccレギュレータから提供される出 カゲート駆動電圧は7.6Vです。

式12:

$$V_{GAVAIL} = 4.6V$$

1.8Ω(代表値)のゲート抵抗はSiR472DPのデータシートに記載されています。式13を使い、ゲート駆動電流を次のように計算できます。

$$I_{GATE} = 0.68A$$

式14を使い、遷移時間は次のようになります。

$$T_{TRANS} = 11.76 \, ns$$

式8を使い、遷移損失の近似値を次のように求めることができます。



大電力昇圧型コンバータへの代替的なアプローチ

遷移損失に導通損失を加えることにより、全FET損失を得ること ができます。シングル・ゲート駆動並列FET方式を使用した場合 の全FET損失は以下の通りです。

 $FET_{LOSS TOTAL} = 2.47W$

計算した電力の半分(1.24W)の損失が各FETで発生します。

シングル・ゲート駆動方式によりFETの電力損失が大きくなりす ぎる場合には、複数の代替的なアプローチを利用できます。例え ば、高い駆動電流を持つシングル・ゲート駆動コントローラ(もし 利用可能であれば)を使うこともできるし、ゲート・ドライバ (LM5112)を追加ICとして使うこともできます。もう1つのアプ ローチは、デュアル・ゲート・ドライバ方式の検討です。

LM25037コントローラを使用した デュアル出力ゲート・ドライバによるアプローチ

2つのFETのゲートのスイッチングを独立して行うLM25037 デュアル・ゲート・ドライバの基本回路を*Figure 5*に示します。



Figure 5. 2つのFETのスイッチングを独立して行う LM25037デュアル出力ゲート・ドライバ

デュアル・ゲート駆動コントローラから2つの独立したFETのス イッチングを行うことにより、高ゲート電荷量、低RDS_{ON}のFET の選択が可能になります。高ゲート電荷量FETは、低ゲート充電 製品に比ベコストが低くなる傾向があります。

独立してスイッチングを行うために選択した2つのFETは SiR468DPです。すでに述べたように、2つの並列FETを駆動す ると、RDS_{ON}が50%低下します。しかしながら、FETを独立して スイッチングする場合、RDS_{ON}の50%の低下は発生しません が、遷移損失が低減します。 SiR468DPのRDS_{ON}は0.0057Ωです。各FETに対するデューティ 比(D)は、FETの独立したスイッチングにより25%に低下します。 **式2**を使い、修正された有効Dを使用した場合は、次の通りです。

$$I_{SWITCH_{BMS}} = 6.06A$$

$$SW_{COND} = 0.209W$$

上記の導通損失を発生させているFETが2つあります。全導通 損失はこの数字の2倍となり、そのことから2つのFETの全導通 損失は次の通りです。

$SW_{COND TOTAL} = 0.42W$

LM25037コントローラの各ゲート駆動は、LM5020コントロー ラと同じゲート電流駆動能力を備えています。データシートの仕 様から、さらに詳細を知ることができます。

1.1Ω(代表値)のゲート抵抗はSiR468DPのデータシートに記載されています。**式13**を使い、ゲート駆動電流は次のように計算できます。

$$I_{GATE} = 0.75A$$

データシートから、SiR468DPのVGS(th)は2V(代表値)と推定 できます。SiR468DPのデータシートからは、Figure 3 に示す グラフと同じVGS vs.総ゲート電荷量を使用することにより、ミ ラー電荷量が22.5VのVDSに対して6nCとなることがわかりま す。独立したFETのスイッチングを行うデュアル・ゲート駆動コン トローラを使用すると、有効ミラー電荷量の半減により遷移ス イッチング時間が減少し、遷移損失が低減します。式14を使い、 遷移スイッチング時間を計算できます。

POWER designer



Figure 6. 6A時に12V_{IN}、24V_{OUT}のアプリケーション例

式8からは

導通損失を含めると、2つのFETの全損失は、

FET_{LOSS TOTAL} = 1.79W

2つの独立したゲート駆動を使用して回収される全FET損失は、

 $FET_{LOSS\,REC} = 2.47W - 1.79W = 0.675W$

各FETの電力損失は0.34W減少します。

Figure 6は検討した昇圧例の回路図例を示しています。

まとめ

大電力昇圧型アプリケーション向けにLM25037コントローラを 使用することは、シンプルで、わかりやすいアプローチであり、典型 的なシングル・ゲート駆動コントローラを使用する場合に比べて、 いくつかのメリットを提供します。そのメリットとしては高い昇圧比 と、遷移損失の減少によるFET損失の低減があります。大電力昇 圧型コンバータにおける全FET損失を低減するために、多数のア プローチが存在しますが、本稿で紹介した式は多数の異なるアプ ローチでの昇圧型FETの全損失の計算にも使用できます。150W の昇圧型コンバータを例にとると、LM25037デュアル出力ゲート 駆動コントローラをLM5020シングル出力ゲート駆動コントロー ラと比較したときに、FETの全損失が低減することがわかります。

電源回路設計ツール



アナログ回路設計、製作、検証がオンラインで完了。 開発期間を短縮する設計/プロトタイプ製作ツール。 national.com/webench



アナログに関する知識と理解を深めるオンライン・トレーニング。 ご利用は無料。 national.com/training



アナログ設計に関するナショナル セミコンダクターの技術情報誌。 毎月発行。 national.com/edge

エネルギー効率の高い設計を実現する支援ツール

PowerWise[®]製品およびシステムに関するホワイト・ペーパー、リファレンス・デザイン、 およびアプリケーション・ノートを提供。 national.com/powerwise

どの号もお見逃しなく!

Power Designerのバックナンバーは ナショナル セミコンダクターのサイトで ご覧いただけます。

www.national.com/powerdesigner

Signal Path Designerもオンラインで 提供しています。ぜひお読みください。 www.national.com/spdesigner



ナショナル セミコンダクター ジャパン株式会社 〒135-0042 東京都江東区木場 2-17-16 TEL 03-5639-7300(大代表) www.national.com/jpn



お問い合わせ: jpn.feedback@nsc.com



©2009, National Semiconductor Corporation. National Semiconductor, p, PowerWise, WEBENCH, and Signal Path Designer are registered trademarks of National Semiconductor. All other brand or product names are trademarks or registered trademarks of their respective holders. All rights reserved.

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、 改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を 中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場 合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応 した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従 い合意された仕様に対応した性能を有していることを保証します。検査およびそ の他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府 がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計につい て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様 の製品及びアプリケーションについて想定されうる危険を最小のものとするため、 適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは 方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的 財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に も保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報 を提供することは、TIが当該製品もしくはサービスを使用することについてライセン スを与えるとか、保証もしくは是認するということを意味しません。そのような情報を 使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づ きTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報 に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、 制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情 報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そ のような変更された情報や複製については何の義務も責任も負いません。 TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ ラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくは サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的 保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例 えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当 な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めて おりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及 び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を 持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致 命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守 する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、 かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないこ とが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表 者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補 償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空 宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図 されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス ティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対 応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客 様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは 軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされると いうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと を認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるよう には設計されていませんし、また使用されることを意図されておりません。但し、TI がISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。 お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使 用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も 負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客 様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品
 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

● 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

● 直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

- 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイブのフラックスは除く。)

^{2.} 温·湿度環境

^{4.} 機械的衝撃