Application Report SBAA136

参考資料

モーター制御アプリケーションの電流計測用の、 ADS1202とFPGAデジタルフィルタの組み合わせ

概要

ADS1202は、高精細、80dBダイナミック・レンジのデル タ-シグマ(ΔΣ)型モジュレータ(変調器)であり、+5Vの単一 電源で動作します。その差動入力は、シャント抵抗のよう なトランスデューサや低電圧信号に直接接続するのに最適 です。また、適当なデジタルフィルタおよび変調レートを 使用して、ADS1202はミッシング・コードなしの15ビットの アナログ-トゥ-デジタル (A/D) 変換を実現できます。本アプ リケーション・レポートは、ADS1202を適当なフィルタリン グ技術と組み合せて、モーター制御における電流計測を行 う方法について説明します。

内容

1	最初に	2
	1.2 ADS1202の解説	2
2	ΔΣ変調方式の特性	3
3	デジタルフィルタの設計	5
4	Sinc ^K フィルタ	6
5	Sinc ³ フィルタの実現	7
6	結 論	10
付卸	录 A	11
付卸	录 显	12
付卸	录 C	13
付針	录 D	14

解説図

図1.	ADS1202のブロック図	.2
図2.	ADS1202の出力読み取り動作	2
図3.	アナログ入力 対 ADS1202の変調器出力	.3
図4.	2次変調器のブロック図	.3
図5.	1次および2次のデルタ-シグマ変調器の変調ノイズ	.4
図6.	デルタ-シグマ・コンバータ用デシメーションの基本的なブロック図クロンバーターの	5
図7.	2段デシメーション回路網(係数 N1N2)の単純な例	.5
図8.	プログラマブルDSPを使用した多段デシメータ(デシメーション段間にFIFOを使用)	.5
図9.	Sinc ³ デジタルフィルタのトポロジー	.6
図10.	M = 16のSinc ³ フィルタの周波数応答	.6
図11.	ザイリンクス (Xilinx) 社に実装の積分器	.8
図12.	ザイリンクス (Xilinx) 社に実装の微分器	.8
図13.	ザイリンクス (Xilinx) 社に実装のSinc ³ フィルタ	.9
図14.	クロック・デバイダ入力	.9

1 最初に

本文書は、ADS1202ΔΣ(デルタ-シグマ)型変調器の動作お よび使用法に関する情報と、ザイリンクス(Xilinx)社製 フィールド・プログラマブル・ゲートアレイ(FPGA)に組み 込むデジタルフィルタの設計に関する詳細な解説を提供し ます。この最新情報は、FPGAのファイルおよびソフトウエ アとともに、テキサス・インスツルメンツのウェブサイト www.ti.comでご覧になれます。

本文書で説明するアプリケーションでは、ADS1202と FPGAはDSPボードと2つのSPITMポートでコミュニケー ションします。また、そのユーザ・インターフェイス・ソフ トウエアは、グラフィック表示および解析を制御します。 フィルタ構成およびデータ読み取りは、ボード上のスイッ チによって直接設定されます。ADS1202用のFPGAに組み込 まれるデジタルフィルタに関するハードウエアおよびソフ トウエアの特徴について、本アプリケーション・レポートは 詳しく解説します。

1.2 ADS1202の解説

ADS1202は図1に示すような、+5V単一電源で動作する単 チャネル、2次のデルタ-シグマ変調器です。

デルタ-シグマ変調器は、アナログ信号を1と0のデジタ ル・データストリームに変換します。出力データストリーム の1の密度は、入力アナログ信号に比例します。オーバーサ ンプリングおよびノイズ・シェーピングを使用して、関心の 対象となる周波数帯域における量子化ノイズを低減します。 このデルタ-シグマ変調器には16ビット性能があり、デジタ ルフィルタをともに用いて、その最高分解能までの広ダイ ナミックレンジのA/D変換に使用できます。

デジタルフィルタの第1の目的は、信号のノイズをフィル タリングすることです。第2の目的は、高サンプリング・ レートにおける1ビットのデータストリームを、低レートに おける高分解能のデータストリームに変換(デシメーション) することです。

ADS1202はモード3で評価目的の動作をします。入力制 御信号のM0およびM1をハイレベルにするとこのモードに なり、内部RC発振器がディスエーブルされます。このとき、 入力信号MCLKが変調器に変換クロックを提供します。ま た、出力信号MDATの信号源は、デルタ-シグマ変調器から 直接供給される信号になります。MCLK入力には、固定 デューティサイクル約50%の500kHzから20MHzの周波数 が可能です。本モードでは図2に示すように、出力MDAT はMCLK入力の2つおきの立ち下がりエッジで読み取られ ます。



図1. ADS1202のブロック図



図2. ADS1202の出力読み取り動作

次に、変調器の出力は集められてデジタル・ローパスフィ ルタを通過します。その結果、出力ワードは間引きおよび 切り捨てされ、所要のデータレートおよび実効分解能にな ります。また、デルタ-シグマ変調器とデジタル・デシメー ション・フィルタの組み合せは、デルタ-シグマ型A/Dコン バータを形成します。ADS1202変調器に関するより詳細な 情報と仕様については、www.ti.comにあるADS1202のデー タシートを参照願います。

MDAT信号はアナログ入力をデジタル化した表現です。 MCLK信号とは違い、MDAT信号には固定の周波数あるい はデューティサイクルがありません。そのデューティサイ クルは、図3に示すように入力アナログ信号の関数になり ます。

2 ΔΣ型変調器の特性

ADS1202がモード3の場合、変調器サンプリング周波数fs は数MHzから12MHzの範囲で動作可能です。MCLKの入力 周波数は、アプリケーションのクロック条件に合わせるこ とができます。また、MCLK入力は変調器周波数の2倍であ る必要があります。ADS1202が他のモードで動作する場合、 変調器サンプリング周波数fsは名目値で10MHzであり、内 部発振器によって決まります。

変調器トポロジーは、図4に概念化されるような2次の電 荷平衡型A/Dコンバータです。アナログ入力電圧と1ビッ ト・デジタル-トゥ-アナログ・コンバータ (DAC) は減算され、 X2およびX3におけるアナログ電圧を供給します。次に、X2 およびX3における電圧は、それらの積分器に送られます。 この各積分器の出力は、正負いずれの方向にも進行します。 X4における信号の値がコンパレータ基準電圧と等しい場合、 コンパレータの出力は元の状態によって、負から正あるい は正から負へ切り換わります。また、コンパレータの出力 値がハイからローあるいはその逆に切り換わる場合、1ビッ トDACは次のクロックパルスに応答してX6におけるアナロ グ出力電圧を変え、両方の積分器を逆の方向へ進行させま す。積分器のフロントエンドへの変調器の帰還は、積分器 出力の値を入力の平均に追従するようにします。

無限の分解能を要するアナログ信号を有限の数値範囲シ ステムに変換すると、そのアナログ信号をどのように近似 したかに依存する誤差信号が発生します。デルタ-シグマ変 調器のノイズ伝達関数は、次式のように表されます。

$$Q(f) = \frac{V_{LSB}}{\sqrt{12 \cdot f_S}} \cdot \left(2 \cdot \sin \pi \frac{f}{f_S}\right)^{K}$$
(1)

ここで、Kは実現したデルタ-シグマ変調器の次数を表し ます。また、f_Sはサンプリング周波数であり、V_{LSB}はコン バータの最下位ビットの値です。図5は、1次および2次のデ ルタ-シグマ変調器のナイキスト周波数までの量子化ノイズ を示します。



図3. アナログ入力 対 ADS1202の変調器出力



図4.2次変調器のブロック図



図5.1次および2次のデルタ-シグマ変調器の変調ノイズ

デジタル・ローパスフィルタは、ベースバンドにある入力 信号特性に影響せずに高周波の量子化ノイズを除去できま す。また、1次および2次の変調器ともに、ノイズは周波数 とともに増加します。変調器の次数が高いほど、量子化ノ イズはナイキスト周波数に接近します。

ここで、オーバーサンプリング・レシオ(すなわちデルタ-シグマ変調器の出力信号に設定するデシメーション比)をM とすると、入力信号の最大帯域幅は次のように表されます。

$$\mathsf{B} = \frac{\mathsf{f}_{\mathsf{S}}}{2 \cdot \mathsf{M}} \tag{2}$$

このBの帯域幅内にある量子化ノイズの実効値は、式(1) と式(2)を組み合せて次のように計算できます。

$$V_{\text{Qe,RMS}} = \sqrt{2 \cdot \int_{0}^{B} \frac{V_{\text{LSB}}^{2}}{12 \cdot f_{\text{S}}} \cdot \left[2 \cdot \sin \pi \frac{f}{f_{\text{S}}}\right]^{2K}}$$
(3)

式(3)を解いて、帯域幅Bのノイズの実効値は次のように 書けます。

$$V_{\text{Qe,RMS}} = \frac{V_{\text{LSB}}}{\sqrt{12}} \cdot \frac{\pi^{\text{K}}}{\sqrt{2 \cdot \text{K} + 1}} \cdot \frac{1}{M^{\text{K} + 1/2}}$$
(4)

ADS1202は2次変調器を実装しています。したがって、式 (4)のKを2に置き換えて、帯域幅B内における量子化ノイズ の実効値を次のように計算できます。

$$V_{\text{Qe,RMS}} = \frac{V_{\text{LSB}}}{\sqrt{12}} \cdot \frac{\pi^2}{\sqrt{5}} \cdot \frac{1}{M^{5/2}}$$
 (5)

最後に、デルタ-シグマ変調器信号のノイズに対する理 論的すなわち理想的な比(SN比)は、式(6)を用いて得ら れます。

$$SNR_{ideal} = 20 \cdot \log \frac{V_{P} / \sqrt{2}}{V_{Qe,RMS}} = 6.02 \cdot N + 1.76$$
$$-20 \cdot \log \left[\frac{\pi^{K}}{\sqrt{2 \cdot K + 1}} \right] + (20 \cdot K + 10) \cdot \log M \quad (6)$$

式(6)を様々の変調器の次数および様々のデシメーショ ン比(オーバーサンプリング・レシオ)に適用すると、理論 的に実現し得るSN比をこのパラメータMの関数として示す ことができます。(表1参照。)その結果、同一条件における 有効ビット数(ENOB)を決定するのが比較的容易になりま した。

先述したように、ADS1202は2次の変調器です。したがっ て、64ビットのオーバーサンプリングの場合、理想的には SN比は-85dB、有効ビット数は13.9になります。

Decimation Ratio (M)	Ideal SNR (dB)	Ideal ENOB (bits)
4	24.99	3.9
8	40.04	6.4
16	55.09	8.9
32	70.14	11.4
64	85.19	13.9
128	100.24	16.4
256	115.30	18.9

表1. 様々なデシメーション・レシオの2次デルタ-シグマ変調 器の理想SN比と有効ビット数

3 デジタルフィルタ設計

デルタ-シグマ変調器の量子化ノイズ全体のエネルギー は、サンプルあたりのビット数が極端に低いため、非常に 高くなります。しかし、ナイキスト帯域以上のスペクトル における不要なノイズのフィルタリングはデシメータに任 されており、それゆえデシメーション処理によってノイズ はベースバンドに侵入しません。

整数の係数Mのデシメーション(間引き)は、原理的にサ ンプリング周波数をその数Mだけ低減します。図6にこの フィルタの基本的なブロック図を示します。

デルタ-シグマ変調器から来る信号x(n)は、周波数f_Sの ビット・ストリームです。最初に信号x(n)は、デジタル遮 断周波数が π/M のローパスフィルタh(n)によってデジタル 的にフィルタリングされます。ここで、 π はナイキスト周波 数すなわちサンプリング周波数f_Sの半分に相当する正規化 周波数(ラジアン)です。フィルタh(n)は信号x(n)から周 波数 π/M 以上のすべてのエネルギーを除去し、信号w(n)が サンプリングレート・デシメータによって再度サンプリング されるデシメーション処理時のエイリアシングを防止しま す。この処理は式(7)に示すように、一般にデジタルフィ ルタのM個の出力から1個の出力だけ使用してなされます。

$$y(m) = \sum_{k=-\infty}^{\infty} h(k) \cdot x(Mm - k)$$
(7)

この式は各々の新しく計算された出力のために入力信号x (n) はMサンプル単位でシフトされることを表します。

コストを低く抑えるために最も重要な設計基準は、デシ メータ動作で実現できる効率です。これは、実装されるデ ジタルフィルタの種類、次数およびアーキテクチャに直接 関わります。逆に、ローパスフィルタの次数は、阻止帯域 周波数に対する遮断周波数の比として、通過帯域と阻止帯 域における所要のリップル特性の機能に直接関係します。

図7の2段デシメーション回路網の組み合せたフィルタ次 数は、図6の1段デシメーション回路網よりも数倍小さくな ります。しかし、2段以上の実装について現実的に考慮する と、2段設計が最善であるという結論に至ります。

デルタ-シグマ変換の最も一般的なフィルタ·アーキテク チャには、高サンプリングレートのSinc^Kフィルタと、中間 または低サンプリングレートの有限インパルス応答 (FIR) フィルタあるいは無限インパルス応答 (IIR) フィルタの組み 合わせが必要です (図8参照)。ここで推奨する設計では、デ シメーション処理が、大きい係数N₁ (一般に64) でデシメー ション (間引く) するSinc^Kフィルタ段と、それに続く小さい 係数N₂ (例えば2-8) でデシメーションするFIR (あるいはIIR) 狭帯域フィルタ段に別れます。



図6. デルタ-シグマ・コンバータ用デシメーションの基本的なブロック図







図8. プログラマブルDSPを使用した多段デシメータ(デシメーション段間にFIFOを使用)

Sinc^Kフィルタを実装するハードウエア構造は、アドレス とレジスタからなる非常に単純なアーキテクチャにできま す。このような構造は比較的小さいチップ面積ですみます。 この設計に関しては4節で議論します。

4 Sinc^Kフィルタ

設計の容易さと先に指定した基準を調和させる最も有効 な実例のひとつに、高デシメーション・レート段にSinc^K フィルタを使用することがあります。これらのフィルタは デジタル乗算器 (マルチプライヤ)を使用しないので、ハー ドウエアの実装に非常に魅力的です。すなわち、高サンプ リングレート(サンプリング周波数f_S)で動作するK段のア キュムレータ(累算器)をカスケード接続し、それに続いて 低サンプリングレートのf_S/N₁で動作するK段のデファレン シィエータ(微分器)をカスケード接続することにより、こ れらのフィルタはより効率よく実装されます。このアーキ テクチャはラップアラウンド演算を使用しており、本来安 定したものです。3次Sincフィルタ(Sinc³)のブロック図を 図9に示します。 式(8)はSinc^Kフィルタの伝達関数を表しています。ここで、Mはサンプリングレート・コンプレッサのデシメーション比です。

$$H(z) = \left(\frac{1}{M} \cdot \frac{1 - z^{-M}}{1 - z^{-1}}\right)^{K}$$
(8)

Zにe^{-j}を代入すると、次の周波数応答が得られます。

$$\left| \mathsf{H}(\mathsf{e}^{j\omega}) \right| \cdot \left(\frac{1}{\mathsf{M}} \cdot \frac{\sin(\omega\mathsf{M}/2)}{\sin(\omega/2)} \right)^{\mathsf{K}}$$
 (9)

$$\omega = 2\pi \frac{f}{f_{S}}$$
(10)

図10は、図9におけるデシメーション係数M = 16のSinc³ フィルタの周波数応答例を示します。スペクトルのゼロの 部分は、デシメーションされたサンプリング周波数の倍数 の周波数にあります。



図9. Sinc³デジタルフィルタのトポロジー



図10. M = 16のSinc³フィルタの周波数応答

変調器クロック(すなわちサンプリング周波数f_S)と、出 力データレート(すなわち、第1ノッチ周波数)およびデシ メーション比Mとの関係は次のように与えられます。

$$DataRate = \frac{f_S}{M}$$
(11)

したがって、データレートはデジタルフィルタ応答にお けるノッチ周波数の指定に使用できます。

Sincフィルタの次数の選択では、データを供給するデル タ-シグマ変調器の次数を知ることが必要です。Sinc^Kフィル タの次数Kは、変調器からの帯域外ノイズがベースバンドへ 侵入する過剰なエイリアシングを防止するために、少なく ともデルタ-シグマ変調器の次数+1である必要があります。

$$\mathbf{K} \ge \mathbf{1} + \begin{pmatrix} \text{order} & \Delta \Sigma \end{pmatrix} \tag{12}$$

すなわち、

Sinc^Kフィルタからの出力ワード・サイズは、その入力よ りも係数pだけ大きいです。このpはデシメーション係数M

$$\mathbf{p} = \mathbf{K} \cdot \log_2 \mathbf{M} \tag{13}$$

とフィルタ次数Kの関数です。すなわち、

式(9)を用いると、Sinc^Kフィルタ応答の-3dBポイントが 求められます。このポイントはフィルタ次数Kにより依存 し、デシメーション比Mにはあまり依存しません。Sinc³ フィルタの周波数応答の-3dBポイントは、データレートの 0.262倍になります。

デルタ-シグマ変調器のサンプリング周波数 = 10MHzにつ いて、式(7)から式(13)を適用すると、フィルタおよび4か ら256までのデシメーション比に関する結果を表2に示すよ うに要約できます。

5 Sinc^Kフィルタの実現

2次デルタ-シグマ変調器ADS1202の出力をデコードする のに選択されるデジタルフィルタの構造は、Sinc³デジタル フィルタです。Sinc³デジタルフィルタの機能は、各入力の 後にMワードのサンプルを出力することです。このMワー ドのサンプルは、最後の3(M-1)+1入力サンプルの加重平均 になります。また、このフィルタは、式(14)の線形たたみ 込み(コンボルーション)を使用してソフトウエアでも実現 できます。

$$y(k) = \sum_{n=0}^{3 \cdot M - 1} h(n) \cdot x(k - n)$$
(14)

ここで、x(*i*)は1と0からなる入力データ·ストリームであ り、h(n)はフィルタ係数、y(k)はデシメーションされた出 力データワード、およびMはデシメーション比です。デジ タルフィルタの係数h(n)は、以下のような所要のデシメー ション比に基づいて計算されます。

$$h(n) = \frac{n \cdot (n+1)}{2}$$

$$0 \le n \le M - 1$$
(15)

$$h(n) = \frac{M \cdot (M+1)}{2} + (n+M) \cdot (2 \cdot M - 1 - n)$$
(16)
$$M \le n \le 2 \cdot M - 1$$

$$h(n) = \frac{(3 \cdot M - n - 1) \cdot (3 \cdot M - n)}{2}$$

$$2 \cdot M \le n \le 3 \cdot M - 1$$
(17)

	Data Data	O the state of the sector	Filter Response
Decimation	Data Rate (kHz)	Size(bits)	(kHz)
4	2,500.0	6	655
8	1,250.0	9	327.5
16	625.0	12	163.7
32	312.5	15	81.8
64	156.2	18	40.9
128	78.1	21	20.4
256	39.1	24	10.2

表2. ADS1202に適用するSinc³フィルタの要約

式(8)のフィルタ伝達関数は、図10に示すように3個の積 分器と3個の微分器をカスケード接続して実現できます。こ れらの3個の積分器は、高い変調器クロック周波数fs/Mで 動作します。その3番目の積分器の出力はMだけデシメー ションされて(間引かれて)、1番目の微分器の入力に供給さ れます。3個の微分器は低いクロック周波数fs/Mで動作し ます。ここで、Mはデシメーション比です。図11および図 12は、ザイリンクス(Xilinx)社のFPGAに組み込んだSinc³デ ジタルフィルタの詳細な図を示します。

DCにおけるSinc³フィルタのゲインは、式(18)で表され ます。これはすなわち、例えば3次フィルタでデシメーショ ン比が64の場合、入力が262,144倍されることを意味します。 この場合、フィルタからの結果はスケーリング前で18ビッ トになります。

$$Gain_{DC} = M^{K}$$
(18)

フィルタ次数が1増えると、出力のワード・サイズがlog2 Mだけ増加します。入力が1ビットでデシメーション比が64 の場合、1次フィルタの出力は7ビットワードになります。2 次フィルタならばさらに6ビット加算し、出力は13ビット、 などとなります。また、Sincフィルタ、積分器および微分 器の内部バスは、フィルタのDCゲインよりも1ビット広い バス幅を必要とします(式(19)参照)。Sinc³フィルタと4か ら256までのデシメーション比に関するバス幅の結果を表3 に示します。

Bus _ Width =
$$1 + K \cdot \log_2 M$$

(19)

	Sinc ³						
Decimation	Gain _{DC}	Gain _{DC}	Bus Width				
Ratio (M)		(bits)	(bits)				
4	64	6	7				
8	512	9	10				
16	4,096	12	13				
32	32,768	15	16				
64	262,144	18	19				
128	2,097,152	21	22				
256	16,777,216	24	25				

表3. Sinc³フィルタの様々な積分器の出力ワード・サイズ (1ビットの入力ワード時)

評価ボードには、ADS1202からの出力信号を最大256まで デシメーションする能力があります。また、フィルタ出力 の25ビットワードは出力レジスタにラッチされ、FIFOバッ ファに送られます。次に、同時に8ワードがSPIポート経由 でDSPに伝送されます。





図11. ザイリンクス (Xilinx) 社に実装の積分器

図11はザイリンクス (Xilinx) 社のFPGAに実装した1個の 積分器を示します。25ビット幅の入力データは、前の累積 結果に連続的に加算されます。



図12. ザイリンクス (Xilinx) 社に実装の微分器

同様に、図12は実装した1個の微分器を示します。25ビッ ト幅の入力データはDタイプのフリップフロップ・アレーに ラッチされるとともに、前のラッチ結果から減算されます。 図11と図12を図9に統合すると、ザイリンクス(Xilinx)社 のFPGAに実装したSinc³フィルタのブロック図を表すこと ができます。

図13は、付録AにてVHDLコードで記述したフィルタの最 終形を示します。



図13. ザイリンクス (Xilinx) 社に実装のSinc³フィルタ

図13のSinc³フィルタ回路のシミュレーションをExcelのス プレッドシートで行いました。その結果を、デシメーショ ン比4について付録Bに、デシメーション比16について付録 Cに示します。

評価ボードに実装のSinc³フィルタのデシメーション比 は、評価ボード上のスイッチで設定されます。この3ビット データは、図14に示すようにFPGA内部のコンフィギュレー ション・レジスタに送られ、変調器クロック周波数デバイダ (MCLK)のプログラミングに使用されます。そこで除算さ れたクロックCNRは、Sinc³フィルタ内の微分器の結果を FIFOバッファへ移動するとともに、微分器の更新にも使用 されます。この後、出力データレートが計算され、その適 切な値がFPGA内のコンフィギュレーションおよびデシメー ション・レジスタにプログラムされます。また、3次Sinc フィルタの場合、ステップ関数応答に3個のクロック周期が 必要です。そこで、表4にクロックドライバの入力コード、



図14. クロック・デバイダ入力

Clo	ck Divider In	puts	Decimation	Data	Filter
M2	M1	МО	папо (М)	(kHz)	(o s)
0	0	0	4	2,500.0	1.2
0	0	1	8	1,250.0	2.4
0	1	0	16	625.0	4.8
0	1	1	32	312.5	9.6
1	0	0	64	156.2	19.2
1	0	1	128	78.1	38.4
1	1	0	256	39.1	76.7

表4. クロック・デバイダの様々の入力に対するデシメーション比とフィルタ応答

デシメーション比、出力データレートおよびフィルタ応答 を示します。

付録Dはデシメーション比が4、8、16、および32の場合の、ステップ関数入力へのフィルタ応答を示します。

ケーション・ノートは、モーター制御システムの設計者に3次Sincフィルタを容易に実現するソリューションを提供します。表5は、オーバー・サンプリングすなわちデシメーション比の関数として様々なパラメータの概要を示します。

6 結論

ADS1202は、モーター制御アプリケーションにおける電 流計測用に設計されました。電流ループレギュレータは、 一般に1から4kHzで動作します。この制御ループに使用さ れる信号は、要求される分解能が12から16ビットの範囲で、 10から最大40kHzの情報を含む必要があります。本アプリ

Decimation Ratio (M)	Ideal SNR (dB)	Ideal ENOB (Bits)	Data Rate (kHz)	Filter Response f-3dB (kHz)	Filter Response (os)	gain _{DC} (Bits)
4	24.99	3.9	2,500.0	655	1.2	6
8	40.04	6.4	1,250.0	327.5	2.4	9
16	55.09	8.9	625.0	163.7	4.8	12
32	70.14	11.4	312.5	81.8	9.6	15
64	85.19	13.9	156.2	40.9	19.2	18
128	100.24	16.4	78.1	20.4	38.4	21
256	115.30	18.9	39.1	10.2	76.7	24

表5.3次Sincフィルタの特性

付録 A

```
図13を実現した フィルタのVHDLコード。
          library IEEE;
          use IEEE.std_logic_1164.all;
          use IEEE.std_logic_unsigned.all;
          entity FLT is
            port(RESN, MOUT, MCLK, CNR : in std_logic;
                                             : out std_logic_vector(24 downto 0));
               CN5
          end FLT;
          architecture RTL of FLT is
           signal DN0, DN1, DN3, DN5 : std_logic_vector(24 downto 0);
           signal CN1, CN2, CN3, CN4 : std_logic_vector(24 downto 0);
           signal DELTA1
                                      : std_logic_vector(24 downto 0);
          begin
            process(MCLK, RESn)
            begin
              if RESn = '0' then
               DELTA1 <= (others = '0');
              elsif MCLK'event and MCLK = '1' then
               if MOUT = '1' then
                 DELTA1 \le DELTA1 + 1;
               end if;
              end if;
            end process;
            process(RESN, MCLK)
            begin
              if RESN = '0' then
                CN1 <= (others => '0');
                CN2 <= (others => '0');
              elsif MCLK'event and MCLK = '1' then
               CN1 <= CN1 + DELTA1;
               CN2 <= CN2 + CN1;
              end if;
            end process;
            process(RESN, CNR)
            begin
              if RESN = '0' then
               DN0 <= (others => '0');
                DN1 <= (others => '0');
                DN3 <= (others => '0');
               DN5 <= (others => '0');
              elsif CNR'event and CNR = '1' then
                DN0 <= CN2;
                DN1 <= DN0;
               DN3 <= CN3;
DN5 <= CN4;
              end if;
            end process;
            CN3 <= DN0 - DN1;
            CN4 <= CN3 - DN3;
            CN5 <= CN4 - DN5;
          end RTL;
```

付録 B

デシメーション比4のときの図13のフィルタ回路の応答。

	Data In				MCLK/M						D	ata Out
к	MOUT	Delta1	CN1	CN2	CNR	DN0	DN1	CN3	DN3	CN4	DN5	CN5
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0
5	1	1	0	0	1	0	0	0	0	0	0	0
6	1	2	1	0	1	0	0	0	0	0	0	0
7	1	3	3	1	1	0	0	0	0	0	0	0
8	1	4	6	4	1	0	0	0	0	0	0	0
9	1	5	10	10	2	4	0	4	0	4	0	4
10	1	6	15	20	2	4	0	4	0	4	0	4
11	1	7	21	35	2	4	0	4	0	4	0	4
12	1	8	28	56	2	4	0	4	0	4	0	4
13	1	9	36	84	3	56	4	52	4	48	4	44
14	1	10	45	120	3	56	4	52	4	48	4	44
15	1	11	55	37	3	56	4	52	4	48	4	44
16	1	12	66	92	3	56	4	52	4	48	4	44
17	1	13	78	30	4	92	56	36	52	112	48	64
18	1	14	91	108	4	92	56	36	52	112	48	64
19	1	15	105	71	4	92	56	36	52	112	48	64
20	1	16	120	48	4	92	56	36	52	112	48	64
21	1	17	8	40	5	48	92	84	36	48	112	64
22	1	18	25	48	5	48	92	84	36	48	112	64
23	1	19	43	73	5	48	92	84	36	48	112	64
24	1	20	62	116	5	48	92	84	36	48	112	64
25	1	21	82	50	6	116	48	68	84	112	48	64
26	1	22	103	4	6	116	48	68	84	112	48	64
27	1	23	125	107	6	116	48	68	84	112	48	64
28	1	24	20	104	6	116	48	68	84	112	48	64
29	1	25	44	124	7	104	116	116	68	48	112	64
30	1	26	69	40	7	104	116	116	68	48	112	64
31	1	27	95	109	7	104	116	116	68	48	112	64
32	1	28	122	76	7	104	116	116	68	48	112	64
33	1	29	22	70	8	76	104	100	116	112	48	64
34	1	30	51	92	8	76	104	100	116	112	48	64
35	1	31	81	15	8	76	104	100	116	112	48	64
36	1	32	112	96	8	76	104	100	116	112	48	64
37	1	33	16	80	9	96	76	20	100	48	112	64
38	1	34	49	96	9	96	76	20	100	48	112	64
39	1	35	83	17	9	96	76	20	100	48	112	64
40	1	36	118	100	9	96	76	20	100	48	112	64

付録 C

デシメーション比8のときの図13のフィルタ回路の応答。

	Data In				MCLK/M						D	ata Out
к	MOUT	Delta1	CN1	CN2	CNR	DN0	DN1	CN3	DN3	CN4	DN5	CN5
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0
5	1	1	0	0	0	0	0	0	0	0	0	0
6	1	2	1	0	0	0	0	0	0	0	0	0
7	1	3	3	1	0	0	0	0	0	0	0	0
8	1	4	6	4	0	0	0	0	0	0	0	0
9	1	5	10	10	1	4	0	4	0	4	0	4
10	1	6	15	20	1	4	0	4	0	4	0	4
11	1	7	21	35	1	4	0	4	0	4	0	4
12	1	8	28	56	1	4	0	4	0	4	0	4
13	1	9	36	84	1	4	0	4	0	4	0	4
14	1	10	45	120	1	4	0	4	0	4	0	4
15	1	11	55	165	1	4	0	4	0	4	0	4
16	1	12	66	220	1	4	0	4	0	4	0	4
17	1	13	78	286	2	220	4	216	4	212	4	208
18	1	14	91	364	2	220	4	216	4	212	4	208
19	1	15	105	455	2	220	4	216	4	212	4	208
20	1	16	120	560	2	220	4	216	4	212	4	208
21	1	17	136	680	2	220	4	216	4	212	4	208
22	1	18	153	816	2	220	4	216	4	212	4	208
23	1	19	171	969	2	220	4	216	4	212	4	208
24	1	20	190	116	2	220	4	216	4	212	4	208
25	1	21	210	306	3	116	220	920	216	704	212	492
26	1	22	231	516	3	116	220	920	216	704	212	492
27	1	23	253	747	3	116	220	920	216	704	212	492
28	1	24	276	1000	3	116	220	920	216	704	212	492
29	1	25	300	252	3	116	220	920	216	704	212	492
30	1	26	325	552	3	116	220	920	216	704	212	492
31	1	27	351	877	3	116	220	920	216	704	212	492
32	1	28	378	204	3	116	220	920	216	704	212	492
33	1	29	406	582	4	204	116	88	920	192	704	512
34	1	30	435	988	4	204	116	88	920	192	704	512
35	1	31	465	399	4	204	116	88	920	192	704	512
36	1	32	496	864	4	204	116	88	920	192	704	512
37	1	33	528	336	4	204	116	88	920	192	704	512
38	1	34	561	864	4	204	116	88	920	192	704	512
39	1	35	595	401	4	204	116	88	920	192	704	512
40	1	36	630	996	4	204	116	88	920	192	704	512



参考文献

ADS1202製品データシート (SBAS275A)

(SBAA094)



日本テキサス・インスツルメンツ株式会社(以下TIJといいます) 及びTexas Instruments Incorporated(TIJの親会社、以下 TIJおよびTexas Instruments Incorporatedを総称してTIとい います)は、その製品及びサービスを任意に修正し、改善、改良、 その他の変更をし、もしくは製品の製造中止またはサービスの提 供を中止する権利を留保します。従いまして、お客様は、発注され る前に、関連する最新の情報を取得して頂き、その情報が現在有 効かつ完全なものであるかどうかご確認下さい。全ての製品は、お 客様とTIとの間に取引契約が締結されている場合は、当該契約 条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIの標準契約約款に従って販売 されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、 機械装置、もしくは方法に関連しているTIの特許権、著作権、回 路配置利用権、その他のTIの知的財産権に基づいて何らかのラ イセンスを許諾するということは明示的にも黙示的にも保証も表明 もしておりません。TIが第三者の製品もしくはサービスについて情 報を提供することは、TIが当該製品もしくはサービスを使用するこ とについてライセンスを与えるとか、保証もしくは是認するということ を意味しません。そのような情報を使用するには第三者の特許そ の他の知的財産権に基づき当該第三者からライセンスを得なけれ ばならない場合もあり、またTIの特許その他の知的財産権に基づ きTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製 することは、その情報に一切の変更を加えること無く、且つその情 報と結び付られた全ての保証、条件、制限及び通知と共に複製が なされる限りにおいて許されるものとします。当該情報に変更を加 えて複製することは不公正で誤認を生じさせる行為です。TIは、 そのような変更された情報や複製については何の義務も責任も負 いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、 条件その他のパラメーターと異なる、あるいは、それを超えてなされ た説明で当該TI製品もしくはサービスを再販売することは、当該 TI製品もしくはサービスに対する全ての明示的保証、及び何らか の黙示的保証を無効にし、且つ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

なお、日本テキサス・インスツルメンツ株式会社半導体集積回路 製品販売用標準契約約款もご覧下さい。 http://www.tij.co.jp/jsc/docs/stdterms.htm

Copyright © 2005, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

