

UCC2891

SLUA326

アクティブ・クランプ方式UCC2891 PWMコントローラを用いた高効率設計

摘要

UCC2891電流モード・アクティブ・クランプ方式のPWMコント ローラは高度に集積された機能をもっているため、アクティブ・ クランプ方式のフォワード・コンバータもしくはフライバック・コ ンバータシステムを最適に構築できます。UCC2891のデータ シートには設計時の資料として必要な全ての設計詳細を記載して あります。しかしながら、コントロールICを構築する前に定義し なければならないアクティブ・クランプ方式のパワー段には独特 の重要な設計考察やトレードオフがあります。例としてアクティ ブ・クランプ方式のフォワード方式を用いて、以下のアプリケー ション・ノートにクランプ、パワー段、コントロール・ループの補 償について詳述します。なお、このアプリケーション・ノートは UCC2891/2/3/4のデータシートに記載されている情報を補完す るためのものです。

- 日次					
百久					
1	はじめに	2			
2	アクティブ・クランプ方式スイッチングの基礎	2			
3	設計仕様	5			
4	パワー段の設計	5			
5	光カプラによる電圧フィードバック				
6	フィードバック・ループの補償	19			
7	UCC2891 PWMコントロールICの設定				
8	回路図及び部品表(BOM)				
9	UCC2891設計例の特性データ				
10	設計改善についての提案				
11	結論				
12	参考資料				

SWIFT、PowerPAD、SpActおよびBurr-Brownは、テキサス・インスツルメンツの商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補 助的参考資料としてご使用下さい。 製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如

ご確認下さい。

何なる責任も負いません。



1 はじめに

シングルエンド型のフォワード・コンバータは一般的に50Wか ら500Wの範囲の単一及び複数出力の電源に利用されています。 トランスのリセットを行うのに広く使用されている手法はいくつ かありますが、アクティブ・クランプ方式が単純さ及び最適な特 性を得られるという点から見て最良の方法です。効率が大きく改 善するのと同時に、ZVS(ゼロ電圧スイッチング)によるスイッチ 電圧のストレスの低さ、デューティ・サイクル範囲が広がる、 EMI(電磁障害)が低減するといったところがまさにアクティブ・ クランプ方式によるリセット手法が検討される理由です。

アクティブ方式に伴う欠点の1つは正確なデューティのクラン プが必要なことです。ある最大値に対してクランプしないと、 デューティ・サイクルが増加しトランスが飽和してしまうか、ま たはメイン・スイッチにさらに電圧ストレスがかかってしまい、 壊滅的なダメージを受けてしまいます。もう1つの欠点として は、アクティブ・クランプとメイン・スイッチのゲート駆動間の遅 延タイミングを同期させるため高度なコントロール手法を行う必 要があるということです。UCC2891の多くの特長の1つは最大 デューティ・サイクルを±3%以内の精度でプログラムできること です。UCC2891/2/3/4は、ハイサイドまたはローサイド構成に おいてPチャネルまたはNチャネルのクランプ・スイッチを駆動す る能力をもっています。メイン・スイッチとクランプ・スイッチ間 の遅延時間がプログラムできることにより、UCC2891がコント ロールICとして使用された場合アクティブ・クランプ手法を使用 することに伴う従来からの欠点は存在しなくなります。

いかなる電源設計でも、与えられた設計仕様を満足するために はパワー段、コントロール・ループを注意深く設計することから 始め、最後に制御コントローラを構築します。アクティブ・クラ ンプ方式のフォワード方式では、さらにいくつか考慮することが あり後述の設計例で検討されています。ここで提示されている例 ではUCC2891 PWMコントロールICの使用について強調されてい ますが、ZVSに関連した理論展開はもとより、パワー段、アク ティブ・クランプ、コントロール・ループ、PWMの構築も UCC2891/2/3/4及びUCC2897に適用できます。

2 アクティブ・クランプ方式 スイッチングの基礎

パワー段を設計する前に、アクティブ・クランプ・リセット方式 の特有の基本的なタイミングを最初に理解しておくことが重要で す。参考文献[6]と[7]に、アクティブ・クランプ方式による電流整 流について詳細に調査している8つの異なるスイッチング期間が 紹介されています。ローサイドでのアクティブ・クランプ構成を 例として使用し、t0→t4の全スイッチング・サイクルを図1から 図4で詳述する4つの異なるスイッチング期間に簡素化し、説明し ます。

2.1 t0→t1:パワーの移動

この状態では、メイン・スイッチQ_{MAIN}は導通しており、メイ ン・スイッチのボディ・ダイオードが既に導通していたため(図4参 照)、正常な状態下でZVSに基づいてちょうどオンになった時に パワーは二次側に移動します。一次電流はQ_{MAIN}のチャネル抵抗 を流れ、トランスの励磁電流と二次側に導かれた電流の和で構成 されています。二次側では、順方向に接続された同期整流器Q_F がオンで全負荷電流を運びます。前の状態では、負荷電流は逆方 向に接続された同期整流器Q_Rのボディ・ダイオードを自由に流れ ていたため、Q_Fはハード的にスイッチしてしまうのでターンオ ン損失を受けやすい傾向にあります。



図1.t0→t1:パワー移動期間

2.2 t1 → t2:共振

この状態は1つの全スイッチング・サイクル内で起こる2つの共 振状態のうちの最初のものです。この状態では、Q_{MAIN}はZVSに 基づいてオフになり、一次電流はクランプ·スイッチQAUXのボ ディ・ダイオードDAUXに回生するため継続して流れています。 D_{AUX}を流れる一次電流の方向性により、ローサイドでのアク ティブ・クランプ方式のアプリケーションではQAUXはPチャネル のMOSFET(ボディ・ダイオードが下向き)であることが必要で す。二次側の負荷電流が自由に流れているため、一次側に導かれ る電流はありません。よって、DAUXを流れる電流はトランスの 励磁電流のみです。その結果、QAUXのボディ・ダイオードの導通 損失は僅かであり、Q_{AUX}がZVSに基づいてオンになるような状 態に設定されます。Q_{MAIN}のターンオフとQ_{AUX}のターンオンの 間の遅延時間も、共振期間としても利用されており、アクティ ブ・クランプ方式と他のシングルエンド型の通常のトランス・リ セット方法との違いを示しています。二次側では、QFはハード・ スイッチングでオフになり、全出力負荷電流は今やDRを自由に 流れています。大電流のアプリケーションでは、DRのボディ・ダ イオードの導通損失が総電力損失の大きな原因となり、多くの場 合高周波動作を妨げる大きな要因となります。また一方、DFの 導通もQ_FがZVSに基づいてオンになるのに必要です。自己駆動の 同期整流では不可能ですが、DFの導通時間を最小限に、理想的 にはゼロに抑えるほうがいいのですが、それでもQ_FはZVSに基づ いてターンオンします。

2.3 t2→t3:アクティブ・クランプ

この状態は一次側トランスがリセットされるアクティブ・クラ ンプ状態です。図3で一次電流が即座に反転しているのが示され ていますが、電流の正から負への移行は実際にはなだらかで、励 磁電流が正の最大ピーク値に達した前回の状態時に始まっていま す。一次側では、Q_{AUX}が入力電EV_{IN}とクランプ・コンデンサ電 圧の差の電圧が一次側トランスの両端に加わると直ちに完全にオ ンになります。励磁電流のみがチャネル抵抗を流れるためQ_{AUX} ではごく小さな導通損失になります。逆に、二次側ではQ_Rがそ のチャネル抵抗を介して全負荷電流を運ぶため、大きな導通損失 を被ります。

2.4 t3 → t4:共振

この状態は1つの全スイッチング・サイクル内で起こる2つの共 振状態のうちの2番目です。この状態では、 Q_{AUX} はZVSに基づい てオフになり、一次電流は Q_{MAIN} のボディ・ダイオード D_{MAIN} に 転換するため継続して流れています。この場合もやはり、一次電 流は負方向に流れているのが図示されていますが、これは電流が 実際に逆方向に変わり始める状態時のことです。これはその負の 最大ピーク値で示される励磁電流波形により支えられています。 Q_{MAIN} のボディ・ダイオードは Q_{MAIN} がZVSに基づいてオンにな る状態を構築するよう導通し始めます。ある条件下ではターンオ ン時 Q_{MAIN} はZVSを経ない可能性があることに注意してくださ い。この詳細は4.4項で説明します。二次側では、 Q_R のターンオ フの直前に D_R が導通し始めます。従って、 Q_R はZVSに基づいて オフになりますが、ボディ・ダイオードの導通によりt1 → t2状態 と同様に電力損失は回避できません。t4完了時、スイッチング・ サイクルはt0 → t1状態に戻り、手順を繰り返します。



図2.t1→t2:共振期間





図3.t2→t3:アクティブ·クランプ·リセット期間



図4. t3 → t4: 共振期間



3 設計仕様

UCC2891アクティブ·クランプ方式PWMコントローラの利点 を実証するため、3.3V/30A出力の供給能力をもつ100Wのフォ ワード・コンバータを設計します。このコンバータは36V < V_{IN} < 72Vの入力電圧で動作を想定して設計例を示します。重要な電気 的設計仕様の一部を表1に記載します。機械的設計は業界標準の ハーフブリック以内に納まるという目標で行います。

Parameter	Symbol	Min	Тур	Max	Units	
Input Voltage Range	V _{IN}	31	48	72		
Input Turn-On Voltage	V _{ON}		35		V	
Input Turn-Off Voltage	V _{OFF}		34			
Full Load Efficiency	η	85%	90%			
Duty Cycle	D			0.6		
Output Voltage	Vo	3.135		3.465	V	
Output Voltage Ripple	$\Delta V_{O(RIP)}$		33		mVpp	
Output Load Current	Ι _Ο	0		30	^	
Output Current Limit	I _{LIM}			32	2 A	
Switching Frequency	F _{SW}	275		325	ki iz	
Control Loop Bandwidth	BW	5		10	KITZ	
Phase Margin	φ _M	30		60	Degrees	
Ambient Temperature	T _A		25	40	°C	

表1. UCC2891設計例の仕様

4 パワー段の設計

アクティブ・クランプ方式フォワード・コンバータのパワー段を 構成する重要部品から成る最上位の回路図を図5に示します。

パワー段のアクティブ・クランプ部は、補助(AUX)スイッチ Q_{AUX}とクランプ・コンデンサC_{CL}で構成されています。Q_{AUX}は一 次側のグランドを基準としているため、ローサイド・クランプ構 成と見なされます。アクティブ・クランプ部品の詳細については 4.3項で検討します。

出力電圧3.3V/出力電流30Aの場合、出力側には特に最大負荷 電流時に高効率を維持するため同期整流方式が頻繁に利用されま す。使いやすさ及び簡素化のため、自己駆動の同期整流では図に 示されているように順方向整流器Q_Fと逆方向整流器Q_Rを選択し ます。

パワー段の設計は二次側の出力部品の選定から始めます。

4.1 出力パワー段の設計

三次巻線のリセット方式を使用したフォワード・コンバータの 最大デューティ・サイクルは通常なら50%に制限されています。 RCDクランプ及び共振リセットのフォワード・コンバータは50% をわずかに越えることがありますが、アクティブ・クランプ方式 のリセットは簡単に最大デューティ・サイクルを60%に押し上 げ、さらにいくつかの低電圧のアプリケーションでは70%で使用 されることがあります。当例では、最大デューティ・サイクル は、通常動作時、36V入力で60%に制限されています。72V入力 ではデューティ・サイクルは約30%です。

出力インダクタL₀は最初にインダクタの最大許容リップル電流ΔI_L0を推測することにより計算できます。



図5.アクティブ・クランプ方式フォワード・コンバータのパワー段



図6. 出力インダクタ電流の波形



4.1.1 出力インダクタ

インダクタのピーク間リップル電流を最大出力電流の15%と仮 定すると、ファラデーの法則(1)を用いてL_Oについて解くと、式 (2)から求められます。

$$L_{o} = \left(\frac{V_{o}}{0.15 \times I_{o(MAX)} \times F_{sw}}\right) \times (1 - D_{MIN}) \tag{1}$$

$$L_o = \left(\frac{3.3V}{0.15 \times 30A \times (275 \times 10^3 Hz)}\right) \times (1 - 0.3) = 1.87 \,\mu H \tag{2}$$

結果の端数を切り上げるとインダクタを流れるリップル電流が 少なくなるのに対し、端数を切り捨てるとリップル電流が多くな りますが、インダクタ値が小さくなります。ΔI_{LO}が増加してもよ いとすると、出力コンデンサを流れるRMSリップル電流が増え、 出力整流器によりスイッチング損失も増加してしまうことを心に 留めておいてください。これらのことがL_Oの最適値を決める場 合に考慮する必要のあるトレードオフです。当設計では、薄型で 特性が再現可能であるため市販(OTS)のプレーナー型インダクタ を使用します。Pulse社のPA0373がプレーナー型でインダクタン スが2µH、定格電流が30ADC、定格飽和電流は35Aです。また、 PA0373は巻線比1:4(主巻線対補助巻線)の結合巻線を含んでお り、一次側を基準としたプートストラップ・バイアス電圧V_{BOOT} 用に使用することができます。

式(3)を使い、 ΔI_{LO} の値を L_O の選択値2 μ Hから式(4)で計算する ことができます。

$$\Delta I_{LO} = \left(\frac{V_O}{L_O \times F_{SW}}\right) \times \left(1 - D_{MIN}\right) \tag{3}$$

$$\Delta I_{LO} = \left(\frac{3.3V}{2 \times 10^{-6} H \times (275 \times 10^{3} Hz)}\right) \times (1 - 0.3) = 4.2A_{PP}$$
(4)

4.2Appの電流は総負荷電流の14%に相当し、インダクタの許容 リップル電流から見て条件を満たして余りある値です。式(5)よ りインダクタの最大RMS電流の計算結果は30.1A_{RMS}となり、最 大負荷電流とほぼ同じです。とはいえ、ΔI_{LO}が高い値の場合、この計算から出力インダクタは確実に飽和領域近辺では動作しない という設計チェックの役割をします。

$$I_{LO(RMS)} = \sqrt{I_o^2 + \frac{\Delta I_{LO}^2}{3}} = \sqrt{30A^2 + \frac{4.2A^2}{3}} = 30.1A_{RMS}$$
(5)

4.1.2 ブートストラップ・バイアス電源

 Q_R が導通しているフリーホイール期間では、単に出力インダ クタの両端にかかる電圧がレギュレーションされる出力電圧で す。ならびに、PA0373では1:4(N_{BOOT})の巻線比の結合巻線が使 用されているため、 $V_{OUT} \geq V_{BOOT}$ の関係する式が以下のように 表されます。

$$V_{O} \times (1+D) = \frac{V_{BOOT} + V_{D(BOOT)}}{N_{BOOT}} \times (1-D)$$
⁽⁶⁾

VBOOTについて式(6)を解くと式(7)のようになります。

$$V_{BOOT} = (N_{BOOT} \times V_O) - V_{D(BOOT)}$$
⁽⁷⁾

式(7)を用い、ショットキー・ダイオードの $V_{D(BOOT)}$ の電圧降下 が0.5Vとすると、式(8)から V_{BOOT} の概算値は12.7Vになります。

V_{OUT}とV_{BOOT}が別の値の場合については、(6)を並び替えて結 合インダクタL_{BOOT}の別の巻線比について解くことができます。

$$V_{BOOT} = (4 \times 3.3V) - 0.5V = 12.7V \tag{8}$$

図7に示されている結合巻線の手法は通常の定常状態下ではう まく機能しますが、式(7)からV_{BOOT}の実際の値はV_{OUT}に依存し ているということに注意してください。過電流または短絡回路電 流状態などの異常状態時、V_{OUT}はすでにレギュレーション状態 ではなく、V_{BOOT}がPWMコントローラの低電圧検出のスレッ シュホールドより下に下がるとコンバータは動作・停止を繰り返 すHiccup・モード(ひゃっくりモード)で動作してしまいます。 PWMがV_{OUT}が安定化状態でなくなるまで低下する異常時でも完 全に機能し続けなければならないとすると、UCC2891低電圧検



図7. UCC2891ブートストラップ・バイアス電源



出のスレッシュホールドより上にV_{BOOT}を保持するよう安定化されるバイアス電圧を別途調達し専用化する必要があります。

UCC2891のデータシートによると、最小起動電圧は12.5V、最 大起動電流は500μAです。この情報を使用し式(9)によりブートス トラップ・コンデンサの大きさを決めます。

$$C_{BOOT} = I_{START} \times \left(\frac{(1 - D_{MIN})}{F_{SW} \times \Delta V}\right)$$
(9)

既知の値を式(9)に代入して解くと以下のようになります。

$$C_{BOOT} = 500 \times 10^{-6} A \times \left(\frac{(1-0.3)}{(275 \times 10^3 H_Z) \times (12.7V - 12.5V)}\right)$$
(10)

 $= 6.4 \times 10^{-9} F \approx 10 nF$

4.1.3 出力コンデンサ

出力コンデンサはコスト、大きさ、機能性、可用性などの多く のアプリケーションに特有な変数をもとに選択します。当例では 最小出力容量を許容できる出力リップル電圧が出力レギュレー ション電圧の1%または約33mVppであると任意に設定して決めて います。式(4)からインダクタのリップル電流は既に計算されて いるため、最小出力容量は式(11)より計算され、結果は式(12)で 示されているように58μFです。

$$C_{O(MIN)} = \frac{\Delta I_{LO}}{8 \times F_{SW} \times \Delta V_{O(Rip)}}$$
(11)

$$C_{O(MIN)} = \frac{4.2A_{pp}}{8 \times (275 \times 10^3 \, Hz) \times (33 \times 10^{-3} V)} = 58 \mu F$$
(12)

式(12)で求められた容量値は出力リップル電圧の容量分のみに しか影響を与えず、最終的に選択される値はR_{ESR(OUT)}と過渡応 答特性について検討すべき課題に左右されます。

出力リップル電圧を33mV_{PP}に制限すると、出力コンデンサの 総R_{ESR(OUT)}は式(13)の値以下であることが必要で、計算結果は 式(14)で求められます。

$$R_{ESR(OUT)} \le \frac{\Delta V_{O(RIP)}}{\Delta I_{LO}}$$
(13)

$$R_{ESR(OUT)} \le \frac{33 \times 10^{-3} V_{pp}}{4.2 A_{pp}} = 8m\Omega$$
(14)

過渡応答特性が設計上の検討の重要項目であるとすれば、出力 容量は出力負荷電流のステップ変化時に対応できるように過渡電 圧のオーバーシュートV_{OS}を調べて選択することができます。誘 導性のエネルギーと容量性エネルギーを同等とすると、C_Oは式 (15)で求めることができます。

$$C_{o} = \frac{L_{o} \times I_{STEP}^{2}}{V_{oS}^{2}} = \frac{L_{o} \times \left(I_{STEP(MAX)}^{2} - I_{STEP(MIN)}^{2}\right)}{\left(V_{oS(MAX)}^{2} - V_{oS(MIN)}^{2}\right)}$$
(15)

負荷の変化が無負荷から全負荷の50%、及び過渡電圧のオー バーシュートを出力レギュレーション電圧の3%に限定した場 合、C₀は式(16)のように672µFになります。

$$C_o = \frac{L_o \times I_{STEP}^2}{V_{os}^2} = \frac{(2 \times 10^{-6} \, H) \times (15A^2 - 0A^2)}{(3.4V^2 - 3.3V^2)} = 672 \, \mu F$$
(16)

330 μ F/6.3VのPOSCAPコンデンサを2つ10 μ Fのセラミック・コ ンデンサに並列に置くと、過渡特性、小型化、コストでトレー ドオフがうまく成立します。Sanyoの6TPD330M POSCAPは最大 R_{ESR(OUT)}が10mΩ、最大定格リップル電流が4.4A_{RMS}です。

式(15)から、 C_0 は L_0 に比例し、また、 F_{SW} や ΔI_{LO} にも依存す ることに注意してください。補足的注意事項として言うと、これ がインターリーブ方式のパワー段がよく用いられている理由で す。リップルのキャンセル効果により、 ΔI_{LO} が減少するため高周 波数動作が可能になり、また L_0 も低下します。 L_0 が小さいと C_0 も小さくなり、パワー段の $L_0 C_0$ 時定数が大きく低下し、超高速 な過渡応答が可能になります。高速応答を懸念しないアプリケー ションでは、 C_0 は式(12)と式(14)の結果だけをもとに選択するこ ともできます。

4.1.4 同期整流器

自励方式の同期整流器のアプリケーションで使用される MOSFETを適切に選択する際に考慮すべきことはたくさんあり ます。自励方式のアプリケーションでは、MOSFETのゲート/ ソース間電圧は理想的には二次側トランスから直接得られます。 結果として、ゲート電圧は安定化されませんが、その代わりに、 入力電圧とトランスの巻線比で分割されたトランスのリセット電 圧の関数で変化します。入力電圧範囲が2倍以上広い場合は、自 励方式の同期整流の選択は適切とはならず、代わりに安定した制 御を行うためにはコントロールICなどを利用する方法を検討すべ きです。よって、まず第一歩として必要となるトランスの巻線比 を決めるための概算を行い、その結果入力電圧範囲をもとに同期 整流器のゲート駆動電圧の変動を計算することができます。出力 インダクタ端のボルト秒のバランスについての式を書くことで、 二次側の最小電圧V_{S(MIN})は式(17)より求められます。

$$V_{S(MIN)} = \frac{V_O}{D_{MAX} - \left(\frac{t_{R(QMAIN)} + t_{F(QMAIN)} + t_{DELAY}}{T_{SW}}\right)}$$
(17)

Q_{MAIN}の立上がり/立下り時間値と遅延時間(図2と図4参照)は まだ分かっていないため、最初は最悪の場合として総最小期間の 3%として式(18)を使って解きます。

$$V_{S(MIN)} = \frac{3.3V}{0.6 - \left(\frac{109 \times 10^{-9} s}{3.64 \times 10^{-6} s}\right)} = 5.79V$$
(18)

最小入力電圧が分かったため、式(18)の結果を使用して式(19) で一次対二次の巻線比を計算します。

$$N = \frac{N_P}{N_S} = \frac{V_{IN(MIN)}}{V_{S(MIN)}} = \frac{36V}{5.79V} = 6.2 \approx 6$$
(19)

式(19)の結果の端数を切り捨て整数にすると巻数は6になり、 確実に二次側最小電圧は式(18)で求められた結果より大きくなり ます。前述のように、同期MOSFETのゲート/ソース間電圧はレ ギュレーションされませんので、次のステップでは各MOSFET



のV_{GS}が全入力電圧範囲で巻線比6の場合どのくらい変化するかを割り出します。

 $Q_F OV_{GS}$ はトランスの巻線比で分割された入力電圧に比例して 変わります。36V < V_{IN} < 72Vの場合、 $Q_F O f - h / y - z$ 間電圧 は6V < $V_{GS(QF)}$ < 12Vで、標準MOSFETでさえ完全にエンハンス メント型になるのに十分な電圧です。反転MOSFETの Q_R の場 合、f - h / y - z間電圧はトランスの巻線比で分割されるトラ ンスのリセット電圧より導き出されます。アクティブ・クランプ 技術の独特のこととはリセット電圧が非線形であることで、この ことは4.3項で詳細に説明します。36V < V_{IN} < 72Vの場合、 $Q_R O$ f - h / y - z間電圧は8V < $V_{GS(QR)}$ < 5Vです。

MOSFETを適切に選択することはRMS電流と最大ドレイン/ ソース間電圧を知ることにもかかっています。図5の回路図か ら、 $Q_F o V_{GS} t Q_R o V_{DS} と同じで、また Q_R o V_{GS} t Q_F o V_{DS} と同$ $じであることが明白です。従って、各MOSFETに対し<math>V_{GS}$ は既に 計算されているため、 V_{DS} もすぐに分かります。

図6のインダクタ電流の波形に戻るとQ_FとQ_Rのピーク電流は式 (20)で計算することができます。

$$I_{LO(PK)} = I_{O(MAX)} + \frac{\Delta I_{LO}}{2} = 30A + \frac{4.2A}{2} = 32.1A_{PK}$$
(20)

Q_Fの定格は、パワー移動期間で、式(20)で定義されているピー ク電流と、式(21)で定義されているRMS電流に対する耐電流性を もっていることが必要です。

$$I_{QF(RMS)} = I_{O(MAX)} \times \sqrt{D_{MAX}} = 30A \times \sqrt{0.6} = 23.24A_{RMS}$$
(21)

逆に、フリーホイールMOSFETのQ_Rの定格は、アクティブ・ク ランプのリセット期間で式(22)で定義されるている最大RMS電流 を運ぶ能力をもっていることが必要です。

$$I_{QR(RMS)} = I_{O(MAX)} \times \sqrt{1 - D_{MIN}} = 30A \times \sqrt{1 - 0.3} = 25.1A_{RMS}$$
(22)

デューティ・サイクルがほぼ0.5であるため、最大RMS電流は各 MOSFETでほとんど等しいことにより、Q_FとQ_Rには同じデバイ スを使用することができます。各MOSFETのパラメータの計算 結果を表2にまとめており、必要なパラメータを規定するのに使 用します(20%のマージン付加済)。

ターンオフ時、アクティブ・クランプ方式のフォワード・コン バータの同期整流器はゼロ電圧付近で動作します。ターンオン

PARAMETER	Q _F	Q _R				
CALCULATED PARAMETERS						
V _{GS}	6V < V _{GS} < 12V	8V < V _{GS} < 5V				
V _{DS}	$8V < V_{DS} < 5V$	$6V < V_{DS} < 12V$				
I _D (I _{RMS})	23.24A	25.1A				
SPECIFIED PARAMETERS						
V _{GS(MAX)}	15V	15V				
V _{DS(MAX)}	15V	15V				
I _{D(MAX)} (I _{RMS})	30A	30A				
R _{DS(ON)}	Extremely Low	Extremely Low				
Q _G	Average	Average				
Number of MOSFETs ¹	2	3				

Notes: 1. As determined by equations (31) and (36).

表2. 同期整流器MOSFETの仕様

時、Q_Fにはスイッチング損失がいくらかありますが、Q_RはZVS に基づいてターンオンします。各デバイスは高レベルの平均電流 を運ばなければならないため、極めて低いオン抵抗のMOSFET を選択すべきです。しかしながら、Q_Fにはやはりスイッチング 損失が多少あるため、望ましくはむやみに無制限に低いR_{DS(ON)} を選択しないことで、さらにゲート電荷特性には細心の注意を払 わなければなりません。

Renesas社のHAT2165デバイスは V_{GS} が12V時の規定値は $R_{DS(ON)}$ が2.5m Ω 、 Q_G が80nCです。HAT2165の電気的絶対最大定格は、 $V_{DS} = 30V$ 、 $V_{GS} = \pm 20V$ 、 $I_D = 55A$ です。このデバイスは業界標準のSO8パッケージを熱的に改善したバージョンで薄型のLFPAKパッケージで供給されています。接合部/周囲間のサーマル・インピーダンスはLFPAKが40mm×40mmのサイズで重量1オンスの銅パッドに実装された場合約60℃/Wです。周囲温度T_Aを40℃に設計し、最大許容接合部温度の設計限界を絶対最大接合部温度の75%に設定すると、1つのLFPAKに許容される最大消費電力は式(23)で見積もることができます。

$$P_{QF(LIMIT)} = \frac{T_{j(MAX)} - T_{A}}{\theta_{jA}} = \frac{(0.75 \times 150^{\circ} C) - 40^{\circ} C}{60^{\circ} C / W}$$

= 1.25W / MOSFET (23)

総消費電力を手っ取り早く計算するには、MOSFET当たり 1.25Wの最大消費電力を保って、Q_FとQ_R用に何個のMOSFETを 並列使用する必要があるかを決めます。

4.1.4.1 Q_Fの電力損失の計算

以下の Q_F についての全ての計算は V_{IN} が最小、Dが最大、 I_O が 最大の最悪時の動作条件下で行われています。式(26)のスイッチ ング損失の計算については、まず、トランスの巻線と Q_F のゲー ト間のシンク抵抗が 3Ω 以下、 V_{IN} の最小時 V_{GS} が6Vであるとする と、立上がり時間 $t_R(QF)$ を式(24)で概算します。ここで、メー カーのデータシートから、HAT2165のゲート電荷 Q_G は約80nCで す。このデバイスはZVSに基づいてオフになるため、立下り時間 は無視します。

$$t_{R(QF)} \approx \frac{Q_G \times R_{QF}}{V_{GS(QF)}} = \frac{80nC \times 3\Omega}{6V} = 40ns$$
⁽²⁴⁾

$$P_{SW(QF)} = \frac{V_{DS(MAX)} \times \left(I_{O(MAX)} - \frac{\Delta I_{LO}}{2}\right) \times t_{R(QF)} \times F_{SW}}{2}$$
(25)

$$P_{SW(QF)} = \frac{5V \times \left(30A - \frac{4.2A}{2}\right) \times \left(40 \times 10^{-9} s\right) \times \left(300 \times 10^{3} Hz\right)}{2}$$

$$= 837 mW$$
(26)

また、同期整流器Q_FはZVSの近くでオフになるため、ターンオ フ時ボディ・ダイオードの導通損失がいくらか存在します。損失 を見積もるためだけの目的で、最悪時のボディ・ダイオードの導 通時間を妥当と思われる値の50nsに仮設定し、式(27)に適用します。

$$P_{BD(QF)} = V_F \times I_{QF(RMS)} \times F_{SW} \times t_{BD(QF)}$$

= 1V × 23.24A × (300×10³ Hz) × (50×10⁻⁹ s) = 350mW (27)



MOSFETのチャネル抵抗を流れるRMS電流による導通損失は 式(28)で簡単に求められます。

$$P_{C(QF)} = I_{QF(RMS)}^2 \times R_{DS(ON)} = 23.24A^2 \times (2.5 \times 10^{-3} \Omega) = 1.35W$$
(28)

また、少ないですが、MOSFETのゲート容量を充放電するの に伴うさらなる損失が存在しますが、この損失の大部分は自励方 式の同期整流が使用された場合は出力負荷に戻ります。コント ロールICなどを利用した同期整流を使用するアプリケーションで は、ドライバのインピーダンスが内部MOSFETのインピーダン スよりも大きい限りはこれらと同じ損失がMOSFETドライバで 消費されます。当例は、Q_F及びQ_RのMOSFETの大きさを決める という目的であるため、ゲート電荷損失は無視します。

1つのQ_F、HA2165 LFPAK MOSFETの最大電力損失は式(30)で 見積もることができます。

$$P_{QF(MAX)} = P_{SW(QF)} + P_{BD(QF)} + P_{C(QF)}$$
⁽²⁹⁾

$$P_{QF(MAX)} = 837mW + 350mW + 1.35W = 2.54W$$
(30)

消費電力2.54Wでは接合部温度192℃になり、限界の150℃を大 きく越えてしまいます。接合部温度の設計限界112℃を維持する のに必要とされる並列接続のQ_F MOSFETの数は式(31)で求めら れます。

$$QF_{NUM} = \frac{P_{QF(MAX)}}{P_{QF(LIMIT)}} = \frac{2.54W}{1.25W} = 2.03 \approx 2$$
(31)

設計上の安全マージンをより高めるには、理想的にはQ_Fの数 は端数を切り上げた整数にしますが、式(31)の結果が2より少し だけ大きいため、Q_Fについての並列MOSFETの数は2つにしま す。また、スイッチングMOSFETが並列接続されている場合、 総オン抵抗は減少しますが、必要となるゲート電荷は増加しま す。従って、場合によっては、デバイス当たりの消費電力は減少 するのに対し、並列接続されているMOSFETで消費される総電 力は増加する可能性があります。式(31)で決まったMOSFET数に 対し式(24)から式(30)を再計算すると、より正確な解が見つけら れます。

4.1.4.2 Q_Rの電力損失の計算

以下の Q_R についての全ての計算は V_{IN} が最小、Dが最大、 I_O が 最大の最悪時の動作条件下で行われています。 Q_R 同期整流器は ZVSの基づいてオン/オフするため、スイッチング損失は無視で きます。しかしながら、 Q_F の場合よりも大きなボディ・ダイオー ドの導通損失が存在します。損失を見積もるためだけの目的で、 最悪時のボディ・ダイオードの導通時間を妥当と思われる値の 150nsに設定し、式(32)に適用します。

$$P_{BD(QR)} = V_F \times I_{QR(RMS)} \times F_{SW} \times I_{BD(QR)}$$

= 1V × 25.1A × (300 × 10³ Hz) × (150 × 10⁻⁹ s) = 1.13W (32)

MOSFETのチャネル抵抗を流れるRMS電流による導通損失は 式(33)で簡単に求められます。

$$P_{C(QR)} = I_{QR(RMS)}^2 \times R_{DS(ON)} = 25.1A^2 \times (2.5 \times 10^{-3} \,\Omega) = 1.58W$$
(33)

1つのQ_R、HA2165 LFPAK MOSFETの最大電力損失は式(35)で 見積もることができます。

$$P_{QR(MAX)} = P_{BD(QR)} + P_{C(QR)}$$
(34)

$$P_{QR(MAX)} = 1.13W + 1.58W = 2.71W \tag{35}$$

接合部温度の設計限界112℃を維持するのに必要とされる並列 接続のQ_R MOSFETの数は式(36)で求められます。

$$QR_{NUM} = \frac{P_{QR(MAX)}}{P_{QR(LIMIT)}} = \frac{2.71W}{1.25W} = 2.17 \approx 3$$
(36)

ボディ・ダイオードの導通損失は同期整流器の消費電力で2番目 に高い損失源です。自励方式のアプリケーションでは、Q_Rに付 随するボディ・ダイオードの導通時間は大きく変動します。従っ て、安全なセットの構築を行うにはQ_Rについての並列MOSFET の数は3つにします。このことにより、ある条件下では導通時間 が増加するか、またはスイッチング周波数が標準値の300kHzよ り少し増加するということが現実に起こり、Q_Rの消費電力が増 える結果となります。

4.2 パワー・トランスについての考察

ここでは簡単にするため、Pulse社のPA0810 OTSプレーナー型 トランスを選択しています。最大定格が140W、高さが10mm以 下のPA0810は薄型の受動部品を必要とするモジュール型電源の アプリケーションに適しています。PA0810は各6巻線数の2つの 一次巻線と1巻線数の2つの二次巻線を使用しています。式(19)で 決まった巻線比6は、2つの一次巻線を並列に、また、2つの二次 巻線を並列に接続することで保たなければなりません。このこと により、巻線のDC抵抗が半分に低減し、よってI²R導通損失が大 きく低減します。

PA0810はプレーナー型トランス·ファミリーの一員であるため、その設計及び構築はあらゆる状況に最適とはならないかも知れません。多くのアプリケーションでは、小型化、少巻線数、一次/二次間絶縁強化、高効率などのOTSトランスで解決が可能なこと以上を要求されることがあります。

300kHzではトランスの損失は、トランスのBH曲線により磁束 の振幅の変化する時間から生じるコア損、及び巻線を流れるRMS 電流に起因する導通損失に左右されます。まず、磁束の振幅ΔB はPA0810のコア形状の実効面積に特有の定数が含まれる式(37)か ら決まります(式(37)はメーカーのデータシートに記載されてい ます)。

$$\Delta B = \frac{179211.46 \times V_{IN(MIN)} \times D_{MAX}}{F_{SW(kHz)} \times N_P}$$
(37)

$$\Delta B = \frac{179211.46 \times 36V \times 0.6}{300 \times 6} = 2,150G \tag{38}$$

式(38)の結果を式(39)(これもメーカーのデータシートに記載されています)に当てはめコア損を求めます。

$$P_{CORE} = 1.59 \cdot 10^{-13} \times \Delta B^{2.5} \times F_{SW(kHz)}^{1.8} = 1.59 \cdot 10^{-13} \times 2150^{2.5} \times 300^{1.8}$$

= 0.98W (39)



銅損は一次巻線と二次巻線に流れるRMS電流により生じま す。二次側を流れる平均電流は既に式(21)で定義されており、平 均一次電流(式(42))は一次側の励磁電流(式(40))とピーク電流(式 (41))から構成されています。

$$I_{MAG} = \frac{V_{IN(MIN)} \times D_{MAX}}{F_{SW} \times L_{MAG}} = \frac{36V \times 0.6}{(300 \times 10^3 \, Hz) \times (65 \times 10^{-6} \, H)} = 1.1A$$
(40)

$$I_{PRI(PK)} = \left(\frac{I_{LO(PK)}}{N}\right) + I_{MAG} = \left(\frac{32.1A}{6}\right) + 1.1A = 6.45A_{PK}$$
(41)

$$I_{PRI(RMS)} = \frac{I_{QF(RMS)}}{N} + \frac{I_{MAG}}{2} = \frac{23.24A}{6} + \frac{1.1A}{2} = 4.42A$$
(42)

メーカーのデータシートから、一次側トランスと二次側のトラ ンス(並列巻線)のDC抵抗は、それぞれ、11.25mΩ、0.875 mΩで す。これらの値を既知のトランスのRMS電流とともに使用して式 (44)から導通損失を計算します。

$$P_{CU} = \left(I_{PRI(RMS)}^2 \times R_{DC(PRI)}\right) + \left(I_{QF(RMS)}^2 \times R_{DC(SEC)}\right)$$
(43)

 $P_{CU} = \left(4.42A^2 \times 11.25 \times 10^{-3}\,\Omega\right) + \left(23.24A^2 \times 0.875 \times 10^{-3}\,\Omega\right) = 0.69W \quad (44)$

これからトランスの最大電力損失は式(45)で計算することがで きます。

$$P_{T(PWR)} = P_{CORE} + P_{CU} = 0.98W + 0.69W = 1.67W$$
(45)

メーカーのデータシートで与えられている温度曲線より、 1.67Wの総電力損失では周囲温度より約40℃温度が上昇します。 従って、トランスの予想最大温度は式(46)より約80℃になります。

 $T_{T(PWR)} = \Delta T_{T(PWR)} + T_A = 40 \ C + 40 \ C = 80 \ C \tag{46}$

4.3 アクティブ・クランプ回路

図5から、Q_{AUX}が導通するたびに、クランプ電圧と入力電圧の 差がトランスの励磁インダクタンスに加わり、これはトランスの リセット期間と呼ばれます。ローサイドのクランプに特有なこと として、ボディ・ダイオードの方向性の理由だけでQ_{AUX}はPチャ ネルのデバイスでなくてはなりません。また、注意しておくこと は、Q_{AUX}はトランスの励磁電流のみを運び、それは平均値が負 荷電流に比べて極めて小さいということです。このため、 MOSFETは低いゲート電荷を規定することを主として考慮すべ きで、低R_{DS(ON)}はあまり重要ではありません。また、Q_{AUX}の定 格は図8で与えられているように全クランプ電圧への耐性をもつ 必要があります。このアプリケーションでは、International RectifierのIRF6216を選択しています。

漏れインダクタンスの影響を無視すると、ローサイド・クラン プの伝達関数はトランスの励磁インダクタンスにボルト秒バラン スの原理を適用して導き出されます。

$$D \times V_{IN} = (1 - D) \times V_{CL} - (1 - D) \times V_{IN}$$
(47)

式(47)を簡素化してクランプ電圧V_{CL}について解くと以下のようになります。

$$V_{CL} = \left(\frac{1}{1-D}\right) \times V_{IN} \tag{48}$$

興味深いことは、式(48)の伝達関数も非絶縁型のブースト・コ ンバータと同じ伝達関数であり、これはローサイド・クランプが 一般にブースト型クランプと呼ばれている所でもあるということ です。

式(48)の結果は入力電圧とクランプ電圧間の伝達関数を表して います。しかしながら、図1から、Q_{AUX}が導通するたびに、クラ ンプ電圧は一次側トランスの励磁インダクタンスではなく、直接 Q_{MAIN}のドレイン/ソース接点に加わるということに注意してく ださい。従って、式(48)を拡大適用してQ_{MAIN}のドレイン/ソー ス間電圧ストレスが含まれるよう書き直すことができます。

$$V_{DS(QMAIN)} = V_{CL} = \left(\frac{D}{1-D}\right) \times V_{IN}$$
(49)

トランスのリセット期間で、一次側トランスの極性が反転する ため、一次側に印加される電圧は以下のように定義されます、

$$V_{RESET} = V_{CL} - V_{IN} \tag{50}$$

式(48)のV_{CL}についての数式を式(50)に代入して簡約化する と、入力電圧とリセット電圧が関係し合う伝達関数は以下のよう に示すことができます。

$$V_{RESET} = \left(\frac{D}{1-D}\right) \times V_{IN} \tag{51}$$

さらに、シングルエンド型フォワード・コンバータのデュー ティ・サイクルDは出力電圧の入力電圧に対する比にトランスの 巻線比Nを乗じて定義されます。

$$D = \left(\frac{V_o}{V_{IN}}\right) \times N \tag{52}$$

式(52)を式(49)と式(51)に代入して簡約化すると、式(53)と式 (54)のようにV_{CL}とV_{RESET}をV_{IN}、V_{OUT}、Nで表すことができ ます。

$$V_{DS(QMAIN)} = V_{CL} = \frac{V_{IN}^2}{V_{IN} - N \times V_O}$$
(53)

$$V_{RESET} = \frac{V_O \times V_{IN} \times N}{V_{IN} - N \times V_O}$$
(54)

式(53)と式(54)の結果を使って、V_{OUT}が固定値及びトランスの 巻線比Nが固定値の場合の入力電圧によるクランプ電圧とトラン スのリセット電圧の変動をグラフで示すことができます。V_{OUT} に4V(3.3Vにいくらかの電圧降下分を加えて)を使用して、まず式 (53)の結果を図8のようにグラフ化します。また、図8ではトラン スの巻線比の変動(Dの変動)が一次側MOSFETのドレイン/ソー ス間の電圧ストレスに影響を与えるということも示されています。

図8には最小入力電圧(最大デューティ・サイクルD)時にQ_{MAIN} MOSFETの電圧ストレスが大きく変動していることが示されて います。このため、UCC2891は、図10に示すように、最大 デューティ・サイクルを正確にクランプする機能をもっていま す。重要なことは、一次側MOSFETに破壊を起こすような電圧 レベルが印加されるか、または、MOSFETの最大電圧定格の仕 様を必要以上に大きくしなければならなくなる恐れがあることで す。図9に、全入力電圧(36V < V_{IN} < 75V)にわたって動作する代



表的なフォワード・コンバータについて、巻線比が6の場合 V_{IN} =36V 及び V_{IN} =75Vでドレイン/ソース間に印加される電圧が110Vにな ることが示されています。図8のMOSFET電圧もクランプ・コン デンサ C_{CL} での電圧です。そのようなものとして、クランプ・コ ンデンサは全クランプ電圧に軽減電圧を加えた電圧の耐性をもつ よう適切に選択する必要があります。巻線比6を選択したため、 式(54)で求められるトランスのリセット電圧 V_{RESET} も入力電圧を 変化させてグラフに表することができ、結果を図9に示します。 4.3.1 ローサイド・クランプのゲート駆動

Q_{AUX}がグランドを基準としたPチャネルのデバイスでなければ ならないことが既に規定されているため、このデバイスを完全に オンにするには負のゲート駆動電圧が必要となります。しかし、 UCC2891はグランド以下の出力電圧レベルは生成しません。図 10に示されているように、ローサイド・クランプに適用される ゲート駆動回路を使用して、PチャネルのMOSFETをUCC2891か ら直接駆動することができます。









図10. ローサイド・クランプ及びゲート駆動回路



最初、UCC2891のAUX端子電圧は正となり、ショットキー・ダ イオードD_{AUX}は順方向にバイアスされ、コンデンサC_{AUX}は-V_{AUX} 電圧に充電されます。次に、コンデンサの電圧はR_{AUX}を経て放 電されます。式(55)のR_{AUX}とC_{AUX}の時定数がPWM周期よりもは るかに大きければ、C_{AUX}端の電圧は比較的一定数に保たれ、こ の結果Q_{AUX}のゲート/ソース間電圧は正のピーク値が0Vの-V_{AUX} 電圧になります。従って、V_{AUX}は事実上グランド以下にシフト し、グランドを基準としたPチャネルのMOSFET Q_{AUX}のゲート を駆動する条件を満たすことができます。

$$R_{AUX} \times C_{AUX} \cong \frac{100}{F_{SW}}$$
(55)

C_{AUX}の値はR_{AUX}を任意に1kΩを選択して式(56)を解いて求め ることができます。

$$C_{AUX} = \frac{100}{(1 \times 10^3 \,\Omega) \times (300 \times 10^3 \,Hz)} = 0.33 \,\mu F \tag{56}$$

4.3.2 クランプ・コンデンサの選択

クランプ・コンデンサの大きさを決めるのに最初に考慮することは、V_{IN}の全範囲に対する妥当な電圧定格値を知ることです(図 8参照)。

クランプ・コンデンサの値は、主として、許容リップル電圧量 をもとに選択します。また、コンデンサの値はクランプ電圧を定 電圧源として見積もることができるほど十分大きいとも想定しま す。しかしながら、式(53)によると、V_{CL}は入力電圧により変化 します。入力の過渡変動が起こるか、またはデューティ・サイク ルが突然変化するたびに、クランプ電圧、ひいてはトランスのリ セット電圧が適応するのにある時間を要します。コンデンサの値 が大きいと、電圧リップルは小さくなりますが、過渡応答が制限 されます。一方、コンデンサの値が小さいと、過渡応答が速くな りますが、電圧リップルが大きくなってしまいます。理想的に は、クランプ・コンデンサは、電圧リップルはある程度許容しま すが、Q_{MAIN}にさらなるドレイン/ソース間電圧ストレスが加わ らないよう選択すべきです。Q_{MAIN}のV_{DS}に細心の注意を払いな がら、約20%の電圧リップルを許容するようにしてください。

C_{CL}を概算する簡略化した方法とは、共振の時定数が最大オフ 時間よりも大幅に大きくなるようC_{CL}について解くことです。パ ワー段の時定数やコントロール・ループの帯域幅などの追加要因 も過渡応答に影響を与えますが、式(57)で記述されている、この 手法では、少なくともアクティブ・クランプ回路の観点からは過 渡特性について妥協しないということが断言できます。

$$2 \times \pi \times \sqrt{L_{MAG}} \times C_{CL} > t_{OFF(MAX)}$$
(57)

式(57)をC_{CL}について解き、確実に(57)の不等式が正しくなる ようその結果を10倍すると、式(57)はC_{CL}について既知の設計パ ラメータで式(58)のように書き直すことができます。

$$C_{CL} > 10 \times \left(\frac{\left(1 - D_{MIN}\right)^2}{L_{MAG} \times \left(2 \times \pi \times F_{SW}\right)^2}\right)$$
(58)

C_{CL}が式(59)で計算されると、最終設計値はクランプ・コンデン サのリップル電圧が回路で測定された後に少し変動することがあ ります。

$$C_{CL} > \frac{10 \times (1 - 0.3)^2}{(65 \times 10^{-6} H) \times (2 \times \pi \times (300 \times 10^3 Hz))^2}$$

= 21.22 10⁻⁹ F \approx 22nF (59)

4.4 一次側MOSFET(QMAIN)の選択

クランプ電圧は既に式(53)から求められたので、 Q_{MAIN} のドレ イン/ソース間の電圧も分かります。図8に、全入力電圧範囲で最 大電圧は110Vに制限すべきであることが示されています。また、 Q_{MAIN} のドレイン電流も式(41)と式(42)から分かっています。最 大RMSドレイン電流は最小入力電圧及び最大負荷電流時に生じ、 式(42)から4.42Aです。従って、150VのV_{DS}定格と少なくとも 6.45AのI₀定格のMOSFETを選択すると35%以上の設計上での安 全マージンが保証されます。Vishay SiliconixのSi7846DPは、 150V/6.7AのNチャネルMOSFETでパッケージは熱特性が改善さ れたSO8 PowerPAKTMです。

メーカーのデータシートから、総ゲート電荷は約35nCで、オン抵抗はゲート駆動に12Vが印加された場合41mΩです。

式(42)のI_{PRI(RMS)}電流を使用すると、Q_{MAIN}のチャネル抵抗を 流れる一次電流による導通損失は式(60)から求められます。

$$P_{C(QMAIN)} = I_{PRI(RMS)}^{2} \times R_{DS(QMAIN)} = 4.42A^{2} \times (41 \times 10^{-3} \Omega) = 0.8W$$
 (60)

4.4.1項で説明したように、Q_{MAIN}は常にZVSに基づいてオフに なりますが、式(62)で表されるように、やはりターンオン損失を 被る可能性があります。一般的にターンオン時ZVSではある最小 負荷電流、この場合最大負荷電流の40%と推定される電流が失わ れます。12A(最大負荷電流の40%)以上で、Q_{MAIN}はターンオン 及びターンオフ時ZVSが行われるものとします。

$$P_{SW(QMAIN)} = \frac{V_{CL} \times \left(0.4 \times \left(I_{PRI(PK)} - \frac{I_{MAG}}{2}\right)\right) \times F_{SW} \times Q_{G(QMAIN)}}{2 \times I_{G(QMAIN)}}$$
(61)

$$P_{SW(QMAIN)} = \frac{110V \times \left(0.4 \times \left(6.45A - \frac{1.1A}{2}\right)\right) \times 300 \times 10^{3} Hz \times 35 \times 10^{-9} C}{2 \times 2A} = 0.68W$$
(62)

注:Q_{MAIN}が12Aより大きな負荷電流の場合にZVS条件に基づい てターンオンしなければ、式(62)で計算した0.68Wは増加し、実 際の接合部温度が高くなる恐れがあります。設計が完了しテスト される時はZVSの測定は注意深く行わなければなりません。

Q_{MAIN}の電力損失の3番目の原因はMOSFET出力容量C_{OSS(QMAIN}) の充放電です。低電圧のアプリケーションでは、これは無視される こともありますが、式(63)から電力損失は電圧の二乗に比例するこ とに注意してください。ローサイド·アクティブ·クランプ方式の



フォワード・コンバータでは、ドレイン/ソース間電圧(V_{CL} =110V)は V_{IN}が最小時及び最大時に最大となります。クランプ電圧と MOSFETのC_{OSS(QMAIN})は両方とも非線形の変数であるため、これ らの損失を見積もるのは難しいと思われます。メーカー供給の曲線 グラフから、C_{OSS(QMAIN})は60Vから120Vと予測できそうであり、 よって150pFの値を使用します。

$$P_{COSS(QMAIN)} = \frac{C_{OSS(QMAIN)} \times V_{CL}^2 \times F_{SW}}{2}$$
$$= \frac{(150 \times 10^{-12} F) \times 110V^2 \times 300 \times 10^3 Hz}{2} = 0.27W$$
(63)

よってQ_{MAIN}の総損失は式(64)で計算することができます。

$$P_{QMAIN(MAX)} = P_{C(QMAIN)} + P_{SW(QMAIN)} + P_{COSS(QMAIN)}$$

= 0.8W + 0.68W + 0.27W = 1.75W (64)

Q_{MAIN}の最大接合部温度をちょっと確認してみると式(65)から 計算結果は131℃となります。

 $T_{i} = (R_{\theta i A} \times P_{OMAIN(MAX)}) - T_{A} = (52 \degree C / W \times 1.75W) + 40 \degree C = 131 \degree C$ (65)

131℃は絶対最大接合部温度150℃の75%(113℃)より少し高く なっています。従って、特に、最大入力電圧、最大負荷電流、 Q_{MAIN}をZVSの範囲外に置く動作モードなどの厳しい条件下では Q_{MAIN}に細心の注意を払うことが必要です。PCBのレイアウトを 行う場合、Q_{MAIN} PowerPAK™のドレイン・タブの下に銅領域を 追加することも接合部温度を低くするのに役立ちます。

4.4.1 一次側MOSFET(Q_{MAIN})のZVSについての考察

アクティブ・クランプ方式を使用することの主な原動力の1つが Q_{MAIN}のZVSを行うことができる能力です。

ZVSの条件を詳述するには、図11に示されているように、まず 寄与する寄生成分を理解することが必要となります。

ZVSの条件とは、Q_{MAIN}のスイッチングがオンまたはオフにな る前にドレイン/ソース間電圧がゼロでなければならないという ことです。この条件は、図12に示されているように、ノードVA の電圧が図2(Q_{MAIN}のターンオフ)または図4(Q_{MAIN}のターンオ ン)の設定時間間隔以内で共振して0Vになった時実現します。 従って、ZVSを理解するため、図11の回路を図12に示されるよう に簡素な共振回路に縮めます。



図11.寄生成分をもつアクティブ・クランプ・パワー段



図12. 簡素化ZVS共振回路



t1→t2時、Q_{MAIN}はちょうどオフになり、Q_{AUX}はまさにオン になろうとしています。C_{OSS}(MAIN)がV_Aに充電されると、 Q_{MAIN}のボディ・ダイオードは逆バイアスされ、これまでQ_{MAIN} のチャネル抵抗を流れていた電流はC_{OSS}(MAIN)に転換します。ま た、この電流のうちのいくらかもQ_{AUX}の出力容量に転換します が、もっと重要なことはこの電流が必然的にV_Aから流れる共振電 流と同一方向に充電するということです。この2つの電流は付加 的なものであるため、Q_{MAIN}はC_{OSS}(MAIN)</sub>に充電する電流量に関 係なく常にZVSに基づいてオフになります。

は3→t4時、Q_{MAIN}はまさにオンになろうとしており、Q_{AUX}は ちょうどオフになったところです。V_Aを0Vにするのに必要な共 振電流I_{RES}はQ_{MAIN}のZVSに必要とされる電流の反対です。この 2つの電流はV_Aについて互いに反対方向であるため、Q_{MAIN}では ある特定の動作条件下でのターンオン時のみZVSが行われます。 図11と図12を参照すると、まず式(66)で共振インダクタンスが定 義され、外付けインダクタンスL_{EXT}は最初は想定されていませ ん。共振容量は式(68)で定義されます。

$$L_R = L_{LKG} + L_{MAG} + L_{EXT} \tag{66}$$

 $L_{R} = (190 \times 10^{-9} H) + (65 \times 10^{-6} H) + 0 = 65.19 \mu H$ (67)

$$C_{R} = \frac{4}{3} \times \left(C_{OSS(QMAIN)} + C_{OSS(QAUX)} + \frac{C_{OSS(QF)}}{N^{2}} \right) + C_{W}$$
(68)

$$C_{R} = \frac{4}{3} \times \left((150 \times 10^{-12} F) + (30 \times 10^{-12} F) + \frac{2 \times (1200 \times 10^{-12} F)}{6^{2}} \right) + (90 \times 10^{-12} F) = 420 \, pF \tag{69}$$

ZVSに基づくQ_{MAIN}のターンオンついての主な制約条件とは、 共振コンデンサを完全に放電するのに十分な誘導エネルギーを貯 える能力です。この要件は数学的に調べることができ、外付けイ ンダクタを一次側トランスに直列に付加することを検討すべきか どうかが決定されます。

$$\frac{1}{2} \times L_{MAG} \times I_{MAG}^{2} + \frac{1}{2} \times L_{LKG} \times \left(\frac{I_{o}}{N}\right)^{2} > \frac{1}{2} \times C_{R} \times (V_{IN} + V_{CL})^{2}$$
(70)

 I_{OUT} がゼロに近くなると、 Q_{MAIN} のZVSターンオン条件は完全 に励磁電流に依存するようになります。従って、無負荷状態下 (I_{OUT} = 0A)では、式(70)は簡略化され、式(71)で I_{MAG} について解 くことができます。

$$I_{MAG} > \sqrt{\frac{C_R \times (V_{IN} + V_{CL})^2}{L_{MAG}}}$$
(71)

I_{MAG}は既に式(40)で求められているため、その結果を使用して 式(71)の不等式が満足されているかどうかを確かめることができ ます。

$$I_{MAG} > \sqrt{\frac{\left(420 \times 10^{-12} \, F\right) \times \left(72V + 110V\right)^2}{65 \times 10^{-6} \, H}} = 0.463A \tag{72}$$

式(40)からI_{MAG}は1.1Aであり、式(72)の0.463Aより大きいた め、Q_{MAIN}はほぼゼロの負荷電流時でもZVSを行うであろうと予 想することができます。もし、C_Rに必要とされる共振電流を圧 倒するだけの十分な磁化電流が存在しないことが分かれば、イン ダクタンスを低減することを目指してトランスの設計を再検討し ます。別の方法として式(74)をL_{EXT}について解き、所定の最小負 荷電流についてZVS条件に適合するよう適切なインダクタンスを 外付けします。

$$\frac{1}{2} \times L_{MAG} \times I_{MAG}^{2} + \frac{1}{2} \times L_{LKG} \times \left(\frac{I_{o}}{N}\right)^{2} + \frac{1}{2} \times L_{EXT} \times \left(\frac{I_{o}}{N}\right)^{2}$$
$$> \frac{1}{2} \times C_{R} \times (V_{IN} + V_{CL})^{2}$$
(73)

$$L_{EXT} > \frac{C_R \times (V_{IN} + V_{CL})^2 - L_{MAG} \times I_{MAG}^2}{\left(\frac{I_O}{N}\right)^2} - L_{LKG}$$
(74)

共振インダクタンスと共振容量から、式(75)より共振周波数を 求めることができ、よって、ZVSの共振遷移が起こるのに必要な 遅延時間を計算することができます。式(78)で計算された遅延時 間はUCC2891をプログラムするのに使用されます。

$$\omega_{R} = \frac{\pi}{\sqrt{L_{R} \times C_{R}}} \tag{75}$$

$$\omega_{R} = \frac{\pi}{\sqrt{(65.19 \times 10^{-6} \, H) \times (420 \times 10^{-12} \, F)}} = 19 \times 10^{6} \, \frac{Rad}{s} \tag{76}$$

$$t_{DELAY} = \frac{\pi}{2 \times \omega_R} \tag{77}$$

$$t_{DELAY} = \frac{\pi \cdot Rad}{2 \times (19 \times 10^6 \, Rad \, / \, s)} = 82.7 \times 10^{-9} \, s \approx 100 ns \tag{78}$$

4.5 入力容量

アクティブ・クランプ方式のフォワード・コンバータは、図13に 示されるように、AC入力パルス電流、高di/dt成分をもつ降圧型 パワー技術です。

図13に、入力コンデンサがその等価寄生直列抵抗と直列インダ クタンスとともに示されており、その両方ともが総入力リップル 電圧の原因となります。出力コンデンサと同様に、入力コンデン サの目的は高周波のフィルタを行うことであるため、入力電圧は 小さな電圧リップルと低雑音のできるだけ純粋なDC源に近いも のにします。

入力コンデンサを選択する際に決めるべき最初のことは最大 RMS電流です。コンデンサのRMS電流は図13のI_{C(IN)}波形から派 生し、式(79)で表すことができます。アクティブ・クランプ方式 のリセット手法独自のものとはQ_{MAIN}のオフ時間(1-D)でI_{PRI}波形 で示される励磁電流です。式(79)で分かるように、これはコンデ ンサのRMS電流に小さいですが、無視できない影響を与えます。





図13. 一次側パワー段の電流波形

アクティブ・クランプ方式のリセットを使用しないフォワード・コンバータでは、I_{PRI}波形がリセット期間でゼロにクランプされているためこの項目は存在しません。

$$I_{C(IN)} = \sqrt{\left[\left(I_{IN} - I_{PRI(RMS)} \right) \times D \right]^2 + \left[\left(I_{IN} + I_{MAG} \right) \times (1 - D) \right]^2}$$
(79)

式(79)で定数項はI_{MAG}だけです。式(79)を既知の値で表すと、 最大入力電流I_{IN}は式(80)で見積もることができ、もし共振遷移の 遅延が無視できるとすると、デューティ・サイクルDは式(52)でほ ぼ概算できます。

$$I_{IN} = \frac{V_o \times I_{O(MAX)}}{\eta \times V_{IN}}$$
(80)

$$I_{PRI(RMS)} = \frac{I_{O(MAX)}}{N} \times \sqrt{D} = I_{O(MAX)} \times \sqrt{\frac{V_{O} \times N}{V_{IN}}}$$
(81)

従って、式(79)は全ての変数が分かっている式(82)のように書 き直すことができます。

$$I_{C(IN)} = \sqrt{\left[\left(\frac{V_{O} \times I_{O(MAX)}}{\eta \times V_{IN}} - \left(\frac{I_{O(MAX)}}{N} \times \sqrt{\frac{V_{O} \times N}{V_{IN}}}\right)\right) \times \left(\frac{V_{O} \times N}{V_{IN}}\right)\right]^{2}} + \left[\left(\frac{V_{O} \times I_{O(MAX)}}{\eta \times V_{IN}} + I_{MAG}\right) \times \left(1 - \frac{V_{O} \times N}{V_{IN}}\right)\right]^{2}}$$
(82)

全負荷時の効率 η = 0.85を使用して、図14に示されるように、 式(82)の結果を容易に V_{IN} の全範囲に対してプロットすることが できます。

設計マージンを25%とすると、入力容量は少なくとも2.63 A_{RMS}のコンデンサ電流に対処する定格でなければなりません。

初めに入力コンデンサを選択する際には、高周波動作ではL_{ESL}とR_{ESR(IN)}がC_{IN}を左右しますが、リップル電圧の変化は容量優位であるとします。電圧リップルを最小入力電圧の5%に制限するのに必要となる最小入力容量は式(83)で求められます。

$$C_{IN(MIN)} = \frac{I_{IN} + I_{MAG}}{0.05 \times V_{IN}} \times t_{OFF} = \frac{I_{IN} + I_{MAG}}{F_{SW} \times (0.05 \times V_{IN})} \times (1 - D)$$
(83)





図14. 入力コンデンサ電流対入力電圧

式(80)を式(83)に代入して簡略化すると、式(84)で示されるように $C_{IN(MIN)}$ は既知の設計パラメータで表すことができます。 V_{IN} が最小、Dと I_{OUT} が最大の場合で、さらに25%の設計マージンを加えると、必要となる最小容量値は式(85)に示されるように4 μ Fになります。

$$C_{IN(MIN)} = \frac{V_O \times I_{O(MAX)} + I_{MAG} \times \eta \times V_{IN(MIN)}}{\eta \times V_{IN(MIN)} \times F_{SW} \times (0.05 \times V_{IN(MIN)})} \times (1 - D_{MAX})$$
(84)

$$C_{IN(MIN)} = \frac{1.25 \times (3.3V \times 30A + 1.1A \times 0.85 \times 36V)}{0.85 \times 36V \times 300 \times 10^3 Hz \times (0.05 \times 36V)} \times (1 - 0.6) = 4 \,\mu F \,(85)$$

入力リップル電圧量はコンデンサのリップル電流に比べて大き いので、入力コンデンサのR_{ESR(IN)}は出力コンデンサの場合より も気にすることはありません。とはいえ、やはり必要となる最小 R_{ESR(IN)}は式(86)で調べておくべきです。

$$R_{ESR(IN)} < \frac{0.05 \times V_{IN(MIN)}}{\left(I_{PRI(PK)} + \left(\frac{I_{MAG}}{2}\right)\right)} = \frac{0.05 \times 36V}{\left(6.45A + \left(\frac{1.1A}{2}\right)\right)} = 257m\Omega$$
(86)

 V_{IN} が最大の72Vの場合は、多層セラミックを選択することが もっとも有望です。2つ、またはそれ以上のセラミック・コンデン サを並列に接続すると、式(86)の $R_{ESR(IN)}$ の条件に簡単に適合 し、また、寄生インダクタンスも極めて小さくなります。TDKの C4532X7R2A225は2.2 μ F/100Vの多層セラミック・コンデンサで、 定格は $R_{ESR(IN)}$ が4 Ω 、入力電流が300kHz時2.5 A_{RMS} です。総入 力容量が6.6 μ Fとなるよう3つのコンデンサを並列にします。

4.6 電流検出

UCC2891/3の電流検出のスレッシュホールドは0.75Vで、一 方、UCC2892/4は1.27Vです。電流モード・コントロールの目標 は、誤差電圧と出力インダクタを流れる電流をもとにQ_{MAIN}のオ ン時間を調節することです。出力電流があまり高いと、電流の検 出は負荷電流がトランスの巻線比により低減する一次側で行われ ます。一次側での電流検出はQ_{MAIN}のソースに直列に置かれた小 さな電流検出抵抗または電流検出トランスを使用して行われま す。高効率となるよう設計する場合、各手法に付随する総損失に ついて検討しておくべきです。

抵抗による電流検出の手法と電流検出抵抗端のおおよその電圧 波形を図15に示します。

式(41)より、一次ピーク電流はI_{OUT} = 30Aの場合6.45Aですが、 電流制限の設定のため、一次ピーク電流はI_{LIM} = 32Aに相当する 6.78Aです。R_{CS}の値は式(87)で求められます。

$$R_{CS} = \frac{V_{CS}}{I_{PRI(CL_{-}PK)}} = \frac{0.75V}{6.78A} = 0.11\Omega$$
(87)

式(42)の一次電流4.42Aを使用すると、電流検出抵抗で消費される電力は式(88)で求められます。

$$P_{RCS} = I_{PRI(RMS)}^{2} \times R_{CS} = 4.42A^{2} \times 0.128\Omega = 2.5W$$
(88)

電流検出抵抗での消費電力が2.5Wであるため、総効率で2%の 不利益を被ります。この手法の効果を図16に示される電流検出ト ランスを使用した場合と比較します。

図16の電流検出トランスT_{CS}について検討します。R_{CS}を流れ る電流は電流検出トランスの巻線比で低減した一次電流I_{PRI}で す。電流検出トランスの巻線比が100:1の場合、ピーク電流制限 時のI_{CS}は式(89)で求められます。

$$I_{CS(CL_pk)} = I_{PRI(CL_pK)} \times \frac{1}{N_{CS}} = \frac{6.78A}{100} = 67.8mA$$
(89)

また、I_{CS(CL_PK)}より、電流検出抵抗は式(90)で計算できます。

$$R_{CS} = \frac{V_{CS}}{I_{CS(CL_{PK})}} = \frac{0.75V}{67.8 \times 10^{-3} A} = 11\Omega$$
(90)





図15. UCC2891の抵抗による電流検出



図16. 電流検出トランスによる電流検出

式(42)の一次電流4.42Aを使用すると、11Ωの電流検出抵抗で消 費される最大電力は式(91)で求められます。

$$P_{RCS} = \left(\frac{I_{PRI(RMS)}}{N_{CS}}\right)^2 \times R_{CS} = \left(\frac{4.42A}{100}\right)^2 \times 11\Omega = 21.5mW$$
(91)

T_{CS}については、Pulse社のP8208 100:1の電流検出トランスを 選択し、その一次電流の最大定格は10Aで、最大高さは5mm以下 です。電力消費の最大の原因は単一巻線のDC抵抗を流れる一次 電流です。P8208では、DC抵抗は一次側単一巻線で6mΩ、二次 側巻線数100で5.5Ωです。電流検出トランスの導通損失は式(92) と式(93)で求められます。

$$P_{TCS(PRI)} = I_{PRI(RMS)}^{2} \times R_{PRI} = 4.42A^{2} \times 6 \times 10^{-3} \Omega = 117.2mW$$
(92)

$$P_{TCS(SEC)} = \left(\frac{I_{PRI(RMS)}}{N_{CS}}\right)^2 \times R_{SEC} = \left(\frac{4.42A}{100}\right)^2 \times 5.5\Omega = 10.7mW$$
(93)

図16の検出回路で使用されているショットキー・ダイオードに よっても、ダイオードが導通している時の電流とダイオードの電 圧降下の積である消費電力が少し追加されます。順方向電圧降下 V_Fが0.6Vと仮定すると、ダイオードで消費される電力は式(94)で 概算できます。

$$P_{CS(DIODE)} = V_F \times \left(\frac{I_{PRI(RMS)}}{N_{CS}}\right) = 0.6V \times \left(\frac{4.42A}{100}\right) = 26.5mW$$
 (94)

検討すべき最後の部品は R_R で、オフ時間に電流検出トランスを リセットするのに使用されます。 R_{CS} は R_R よりかなり小さいた め、二次電流はダイオードが導通している時常時 R_{CS} に流れま す。電流検出ダイオードが導通していない時、 R_R の存在によりリ セットに必要となる二次側トランスに流れる電流が保持されま す。従って、リセットのボルト秒は R_R の値で決まります。 R_R は トランスのリセット時間がパワー・トランス T_{PWR} の最小リセット



時間より短くなるように選択すべきです。R_Rの値を増やすと、リ セット時間が減少するという効果がありますが、リセット電圧が 増加し電流検出ダイオードにさらなる電圧が加わってしまいま す。電流検出ダイオードの最小電圧ストレスについて、R_Rの概算 が式(95)で求められます。

$$R_{R} = \frac{(V_{CS} + V_{D}) \times D_{MAX} \times N_{CS}}{(1 - D_{MAX}) \times I_{MAG}}$$
(95)

$$R_{R} = \frac{(0.75V + 0.6V) \times 0.6 \times 100}{(1 - 0.6) \times 1.1A} = 184\Omega$$
(96)

電流検出トランスを使用した場合に消費される総電力は式(97) で求められます。

 $P_{TCS} = P_{RCS} + P_{TCS(PRI)} + P_{TCS(SEC)} + P_{CS(DIODE)}$ (97)

 $P_{TCS} = 21.5mW + 117.2mW + 10.7mW + 26.5mW = 175.9mW$ (98)

式(98)と式(88)の結果を比較すると、図16の電流検出トランス の手法を使用した場合に消費される電力は、電流検出抵抗が Q_{MAIN} MOSFETのソースに直列に接続された場合の2.5Wに比べ て、総消費電力で僅か175.9mWです。このことは低入力電圧/大 電流設計のアプリケーションでほとんどの場合正しく、また一部 オフラインのアプリケーションでも2つの電流検出手法の各々に ついて損失を比較することは無駄ではないかも知れません。

4.7 パワー段の損失のまとめ

全負荷時(100W負荷)のパワー段のみの総消費電力を図17にま とめており、約9.9Wであるため全負荷時の効率は91%と見積も ることができます。図17の電力見積もりはQ_{AUX} MOSFETの損失 と入出力コンデンサの損失を無視していますが、これらはこの見 積もりの範囲内で極めて小さいと想定されます。

5 光カプラによる電圧フィード バック

UCC2891 PWMコントローラは電流モード・コントロール (CMC)を使用してデューティ・サイクルを調節します。電流検出 の情報は前項での説明のように一次側から導かれますが、電圧 ループ部に必要なDC誤差信号は二次側から一次側に帰還する必 要があります。絶縁境界との信号の伝達はトランスを利用したり または光カプラを用いて行うことができます。出力インダクタは 既に一次基準のブートストラップ・バイアスを供給しているた め、誤差電圧の帰還信号を集めるために第2の結合巻線を加える ことは当例では好ましくありません。光カプラの使用例を図18の ように示します。

UCC2891のFBピンに使用できる推奨電圧は1.25V < V_{FB} < 4.5V です。 V_{FB} が1.25Vより低いと、UCC2891はパルス·スキップ・ モードで動作します。当例の入力電圧は2:1の範囲でのみ変動す るため、最小の V_{FB} を1.5V内に制限することで、通常動作時パル ス·スキップ・モードは回避することができます。よって、 V_{IN} の 2:1の全範囲にわたって、FB電圧は1.5V < V_{FB} < 3.0Vで比例的に 変化すると予想できます。次に考慮することは、UCC2891の基 準電圧のソース電流能力が僅か5mAであるということです。 V_{REF} は光カプラ出力のプルアップ電圧として使用されるため、 最大許容I_{REF}は設計で2mAに制限されます。

$$R_{VREF} = \frac{V_{REF} - V_{FB(MIN)}}{I_{REF(MAX)}} = \frac{5V - 1.5V}{2mA} = 1.75K\Omega$$
(99)

$$I_{REF(MIN)} = \frac{V_{REF} - V_{FB(MAX)}}{R_{VREF}} = \frac{5V - 3V}{1.75K\Omega} = 1.1mA$$
(100)



図17.パワー段の損失見積もり





図18. 光カプラ・フィードバック及び二次側補償器

SFH690BTの電流伝達比(CTR)は100%から300%です。光カプ ラが最小CTRの100%でバイアスされると、電流I_{OPTO}は式(101) より求められます。

$$I_{OPTO(MIN)} = \frac{I_{REF(MIN)}}{CTR_{(MIN)}} = \frac{1.1mA}{1} = 1.1mA$$
(101)

TLV431は最大25mAのカソード電流のシンク能力があるため、 光カプラの駆動には余裕が十分あります。光カプラのDC利得を 最小限に抑えるために、TLV431の最大電流の20%を与えます。 光カプラのバイアス抵抗R_{OPTO}は式(102)で求められます。簡素 なシリーズ・パス・レギュレータの設計では、V_{OPTO}は二次側最小 トランス電圧6Vから1.5Vの余裕分を差し引いて選びます。

$$R_{OPTO} = \frac{V_{OPTO} - V_F - V_{SC}}{I_{TLV431}} = \frac{4.5V - 1.3V - 1.24V}{5mA} = 392\Omega$$
(102)

選択したバイアス抵抗と最小CTRをもとに、光カプラの最小利 得は式(103)で求められます。

$$G_{OPTO} = \left(\frac{R_{VREF}}{R_{OPTO}}\right) \times CTR_{\min} = \left(\frac{1.75K\Omega}{392\Omega}\right) \times 1 = 4.46 = 13dB$$
(103)

回路が構築されテストされると、全体のコントロール・ループ を最適化する必要があります。、光カプラの利得は全コンバータ 利得の一部であるため光カプラのバイアス抵抗はPWM帰還電圧 を最適化するために調整されることがあります。

6 フィードバック・ループの補償

コントロール・ループ全体を図19に示します。ループは、K、 Gcl(s)、Gf(s)、Gc(s)、Gopto(s)で表示されている5つのブロック で構成されます。Kはコンバータの一次側を表しており、PWM コンパレータへの入力をコントロールするのに使用される電流検 出回路、スロープ補償、フィードバック電圧から成っています。 UCC2891は、コントロールICには内部で、また外部からは R_{SLOPE}から基準グランドへの1つの抵抗でプログラムできるス ロープ補償回路を内蔵しています。

Gcl(s)は一次トランスのインダクタンスとクランプ・コンデン サから成る二次共振効果です。Gf(s)は出力インダクタが取り除 かれたパワー段の二次側です。出力インダクタ電流はコントロー ル変数のうちの1つであるため、電圧モードでコントロールされ るコンバータに通常見られる2ポール効果が除去され、補償が簡 素化されます。Gc(s)はタイプ2構成でTLV431を使用した二次側 の補償器です。TLV431は低コストであるため、誤差増幅器とし て使用されることはよく知られています。Gopto(s)は前項で説明 した光カプラの利得部です。TLV431のカソード電圧を変化させ て光カプラのダイオード電流を設定します。光カプラの利得と CTRにより一次側のエミッタ電流が決まります。よって、エミッ タ電流を変化させることはUCC2891のDCコントロール電圧を設 定するのに使用されます。UCC2891の内部で、フィードバック 電圧はバッファされ、PWMコンパレータの反転入力に入る前に 2/5に分割されます。

図19のコントロール図から簡素化した利得ブロック図を図20に 示します。Gc(s)を除いて、各ブロックを構成する要素は分かっ ており、コントロール-出力間の伝達Gco(s)を定義するのに使用 することができます。





図19. UCC2891コントロール図



図20. UCC2891等価ブロック・ダイアグラム

利得定数Kは簡略化され、式(104)で定義されます。スロープ補 償により電流検出ピンへ加わった電圧もKに僅かな影響を及ぼし ますが、簡素化するためここでは省略します。

$$K = \frac{\Delta V_o}{\Delta V_C} = \frac{N \times R_L}{\frac{R_{CS}}{N_{CS}}} = \frac{N \times N_{CS} \times V_o}{I_{o(MAX)} \times R_{CS}}$$
(104)

ピークCMCでのアクティブ・クランプ動作に独特なこととは、 トランスのインダクタンスとクランプ・コンデンサ間に起こる2 ポールの共振効果です。このことは場合によってはコントロー ル・ループの設計に影響を与えます。この詳細は参考資料[9]と [10]に記載されています。

$$Gcl(s) = \left(\frac{1}{L_{MAG} \times C_{CL}} \times \frac{1}{S^2 + S\left(\frac{R_W}{L_{MAG}}\right) + \frac{1}{L_{MAG} \times C_{CL}}}\right)$$
(105)

出力フィルタの伝達関数Gf(s)は一次系に縮小され式(106)で求められます。

$$Gf(s) = \frac{S \times C_o \times R_{ESR(OUT)} + 1}{S \times (R_L + R_{ESR(OUT)}) \times C_o + 1}$$
(106)

図20に示されているように、システムのコントロール-出力間 の利得は式(108)で求められます。



$$Gco(s) = \left(\frac{N \times N_{CS} \times V_{O}}{I_{O(MAX)} \times R_{CS}}\right) \times \left(\frac{1}{L_{MAG} \times C_{CL}} \times \frac{1}{S^{2} + S \times \left(\frac{R_{W}}{L_{MAG}}\right) + \frac{1}{L_{MAG} \times C_{CL}}}\right) \times \left(\frac{S \times C_{O} \times R_{ESR(OUT)} + 1}{S \times (R_{L} + R_{ESR(OUT)}) \times C_{O} + 1}\right)$$
(108)

式(103)から、光カプラのDC利得Goptoは既に13dBと計算され ています。しかしながら、また、光カプラは約1kHzで生じるポ ールのロールオフ点を示しており、Goptoと組み合わさって式 (109)になり、これは未補償のフィードバックを表しています。 光カプラの小信号応答はメーカーのデータシートには規定されて おらず、与えられたアプリケーションごとに変動するため、回路 で測定してコントロール・ループのモデルで使用されている仮定 を立証すべきです。

$$Gopto(s) = \frac{Gopto}{1 + S \times \left(\frac{1}{2 \times \pi \times 1kHz}\right)}$$
(109)

ピークCMCでのフォワード・コンバータ動作では、通常、タイ プ2の補償回路が使用され、これは図19のGc(s)部で示されていま す。CMCアクティブ・クランプ方式のフォワード・コンバータで は、この補償体系は、全体のクロスオーバー周波数が式(110)で 定義されるGcl(s)共振周波数の少なくとも10倍以下であるよう設 計された場合に使用することができます。

$$F_{CL} = \frac{1}{2 \times \pi \times \sqrt{L_{MAG} \times C_{CL}}} = \frac{1}{2 \times \pi \times \sqrt{65 \mu H \times 22 nF}} = 133 kHz$$
(110)

$$F_0 \leq \frac{F_{CL}}{10}$$

(107)

式(111)から、コントロール・ループのクロスオーバー周波数F₀ は7kHzを任意に選択します。帯域幅がより広い条件では、光カ プラのポールロールオフがタイプ2の補償回路が供給する位相の ブースト量を制限します。この場合、ループにゼロを追加する必 要があり、これはタイプ3の補償回路を意味します。コントロー ル-出力間Gco(s)の各ブロックの周波数応答、利得、位相をそれ ぞれ図21と図22に示します。

(111)

式(109)をグラフにプロットし、Gco(s)に結果を加えると、閉 ループでの未補償総利得と位相が分かり、図19のGc(s)を構成す る補償回路を以下のように設計することができます。図23から、 未補償総利得は $F_0 = 7kHz$ で約7.6dBです。補償器はクロスオー バー周波数で-7.6dBの利得をもつよう設計する必要があります。 F_0 で必要とされる絶対利得は式(112)で求められます。

$$gc(F_0) = 10^{\frac{-1\times[Gco(F_0) - Gopto(F_0)]}{20}} = 10^{\frac{-1\times(7.6dB)}{20}} = 0.417$$
(112)

 R_X を任意に17.4k Ω に選択したとすると、 R_I は式(113)で計算することができます。最終設計で使用される実際の値は各々の結果の右側に示します。

$$R_{I} = R_{X} \times \frac{V_{O} - V_{REF}}{V_{REF}} = 17.4 K\Omega \times \frac{3.3V - 1.25V}{1.25V}$$
$$= 28.54 K\Omega \rightarrow 28.7 K\Omega \qquad (113)$$

フィードバック抵抗 R_{FB} は F_0 で必要とされる負の利得を供給するよう選択され、式(114)で計算されます。

$$R_{FB} = gc(F_0) \times R_I = 0.417 \times 28.7 \, K\Omega = 11.96 \, K\Omega \to 10 \, K\Omega \tag{114}$$



図21. 開ループのコントロール-出力間利得





図22. 開ループのコントロール-出力間位相



図23. 閉ループの未補償利得

 $R_{FB} \ge C_P$ で形成されるポールは出力コンデンサの $R_{ESR(OUT)}$ を 補償するのに使用されます。これは出力容量の最大予想 $R_{ESR(OUT)}$ である $6m\Omega$ にて設定します。よって、 C_P は式(115)により計算されます。

$$C_{P} = \frac{C_{O} \times R_{ESR(OUT)}}{R_{FB}} = \frac{660 \mu F \times 6m\Omega}{10 K\Omega} = 396 pF \rightarrow 330 pF$$
(115)

 R_{FB} と C_Z で形成されるゼロは F_0 での位相ブーストの追加に使用 され、出力コンデンサと負荷抵抗に見られる低周波数のポールを 補償します。 C_Z は式(116)で求められます。

$$C_{Z} = \frac{V_{O} \times C_{O}}{R_{FB} \times I_{O(MAX)}} = \frac{3.3V \times 660 \,\mu F}{10 K\Omega \times 30A} = 7.2nF \rightarrow 82nF \tag{116}$$

実際の設計でテストされた最終部品は計算値から少しだけ変わり、それを図25に示します。





図24. 閉ループの未補償位相



図25. タイプ2補償器(最終設計部品値)

補償されたTLV431の利得と位相の計算結果を図26に示しま す。 $F_0 = 7kHz$ で補償器の利得は-7.6dBです。また、図26には開 ループのTLV431の最大利得帯域幅積(GBW)も点線で示されてい ます。当設計では、補償回路はうまくGBWリミットの下に入っ ていますが、それでもなお注意が必要です。図26に、クロスオー バー周波数で補償器にほぼ90°の位相ブーストがあることが示さ れています。

図25の回路を設計に取り入れて、閉ループの総利得/位相応答 を計算した結果を図27に示します。図27のループの利得応答か ら、クロスオーバー周波数は7kHz、低周波利得は約–50dBとなり ます。アクティブ・クランプ回路の2ポール応答も133kHz近辺に 見られます。補償器の位相ブーストは約100Hzで開始しているの が見えます。しかしながら、光カプラの位相シフトの作用によ り、補償器は図26に示されている位相量ほど十分には寄与できて いません。結果としては位相余裕が大幅に低減し、ここでは約 30°になっています。通常は、40°を越える位相余裕を実現する ため再度補償に立ち返ります。今回の、最終の回路で実測された 実際の位相余裕はV_{IN}及びI_{OUT}の全範囲にわたり45°を越えてい ることが分かりました。このことは、光カプラの位相シフトが当 初想定したほどクロスオーバー周波数に近くはなかったというこ とを示しています。





図26. タイプ2補償器の利得と位相



図27. 全体ループの総利得と位相の計算値



7 UCC2891 PWMコントロール ICのプログラミング

パワー段の設計情報を使用して、これからPWMコントローラ を構築することができます。これは一般的にパワー・コンバータ の設計を完成させる最終段階です。以下の設計式は、参考資料 [1]と[2]のアプリケーションの項に示されている構築手順をス テップ・バイ・ステップで補完することを目的としています。設計 で使用される実際の部品値は各結果の右側に示しています。

7.1 ステップ1. 発振器

発振器の周波数及び最大デューティ・サイクル・クランプは式 (117)と(118)に従ってR_{ON}とR_{OFF}により設定されます。

$$R_{ON} = \frac{t_{ON}}{37.33 \times 10^{-12}} = \frac{D_{MAX}}{F_{SW} \times 37.33 \times 10^{-12}} = \frac{0.65}{300 kHz \times 37.33 \times 10^{-12}}$$
$$= 58K\Omega \rightarrow 57.6K\Omega$$
(117)

$$R_{OFF} = \frac{t_{OFF}}{16 \times 10^{-12}} = \frac{1 - D_{MAX}}{F_{SW} \times 16 \times 10^{-12}} = \frac{1 - 0.65}{300 k H z \times 16 \times 10^{-12}}$$
$$= 72.9 K\Omega \rightarrow 76.8 K\Omega$$

7.2 ステップ2. ソフトスタート

ソフトスタート用コンデンサは目標とするソフトスタート時間 を以下の式(119)に適用して設定します。当例の場合はソフトス タート時間は任意に40msを選択しています。

$$C_{SS} = \frac{2.5V \times 0.43 \times t_{SS}}{R_{ON} \times (4.5V - 1.25V)} = \frac{2.5V \times 0.43 \times 40ms}{57.6K\Omega \times (4.5V - 1.25V)}$$
$$= 229nF \to 0.22\mu F \tag{119}$$

7.3 ステップ3. VDDのバイパス要件

まず、 $Q_{MAIN} \ge Q_{AUX}$ のゲート電荷のパラメータをもとに高周 波のフィルタ·コンデンサを計算します。スイッチング周波数時 のリップルを C_{HF} の両端で100mV以下に保持すると仮定すると、 C_{HF} の値は式(120)で概算できます。式(61)から、 $Q_{G(QMAIN)}$ は 35nC、IRF6216 AUX MOSFETのデータシートから $Q_{G(AUX)}$ も35 nCです。

$$C_{HF} = \frac{Q_{G(QMAIN)} + Q_{G(QAUX)}}{0.1V} = \frac{35nC + 35nC}{0.1V} = 700nF \to 1\mu F$$
(120)



(118)

図28. UCC2891セットアップ・ダイアグラム



 C_{BIAS} は、 t_{SS} により定義されるエネルギー保存量と、14ピンの 電圧をモニタしているPWMコントローラのUVLO回路のターン オン·スレッシュホールド(13.5V)とターンオフ·スレッシュホー ルド(8V)をもとに決まります。さらに、PWMコントローラのバ イアス電流及び Q_{MAIN} と Q_{AUX} のRMSゲート駆動電流も分かって いるはずです。UCC2891のデータシートから、ピークのドライ バ電流は $I_{G(QMAIN)} = I_{G(QAUX)} = 2A$ で、 $I_{DD(MAX)} = 3$ mAです。 従って、起動時の消費電力は式(122)で見積もることができます。

$$P_{BIAS} = \begin{pmatrix} I_{DD(MAX)} + F_{SW} \times ((I_{G(QMAIN)} \times t_{R(QMAIN)})) \\ + (I_{G(QAUX)} \times t_{R(QAUX)})) + ((Q_{G(QMAIN)} + Q_{G(QAUX)}) \times F_{SW}) \end{pmatrix} \times V_{DD}$$
(121)

$$P_{BLAS} = \begin{pmatrix} 3mA + 300kHz \times ((2A \times 20ns) + (2A \times 20ns)) + \\ ((35nC + 35nC) \times 300kHz) \end{pmatrix} \times 12V$$

= 144mW (122)

目標のソフトスタート時間が40msの場合、C_{BIAS}の最小値は式 (123)で計算することができます。

$$C_{BLAS} > \frac{2 \times P_{BLAS} \times t_{SS}}{(13.5V^2 - 8.5V^2)} = \frac{2 \times 144mW \times 40ms}{(13.5V^2 - 8.5V^2)} = 97uF \to (2)47\mu F$$
(123)

C_{BIAS}に2つの47μFの並列コンデンサを使用すると、ソフトス タート時間と必要な総容量でほぼ妥当なトレードオフが成立し ます。

7.4 ステップ4. 遅延のプログラミング

抵抗R_{DEL}により、両方のゲート駆動信号間のターンオン遅延 が設定されます。遅延時間は、OUT(13ピン)のターンオフとAUX (12ピン)のターンオン間、及びAUXのターンオフとOUTのターン オフ間の各スイッチング遷移で同一です。式(78)のt_{DELAY}を使っ て、R_{DEL}の値は式(124)で求められます。

$$R_{DEL} = (t_{DELAY} - 50ns) \times 0.87 \times 10^{11} \Omega \cdot s^{-1}$$

= (100ns - 50ns) \times 0.87 \times 10^{11} \Omega \cdot s^{-1} = 3.33K\Omega \to 8.45K\Omega (124)

設計が最適化されると、重要なことはt_{DELAY}を100ns以上に増加させるとZVSを行う余裕時間が多くなりますが、有効デューティ・サイクルが小さくなり、ライン・レギュレーションが低下してしまいます。

7.5 ステップ5.入力電圧のモニタ

まずLINEUVコンパレータにフィードバックされるヒステリシ ス電流量を式(125)で計算します。

$$I_{HYST} = \frac{2.5V}{R_{DEL}} \times 0.05 = \frac{2.5V}{3.33K\Omega} \times 0.05 = 37.5\mu A$$
(125)

ヒステリシス電圧量は表1のV_{ON}とV_{OFF}の差で規定され、それ を使って式(126)からR_{IN1}を計算します。

$$R_{IN1} = \frac{V_{ON} - V_{OFF}}{I_{HYST}} = \frac{35V - 34V}{37.5\mu A} = 26.6K\Omega \to 26.7K\Omega$$
(126)

これでLINEUV分圧器の下側の抵抗は式(127)で簡単に計算で きます。

$$R_{IN2} = R_{IN1} \times \frac{1.27V}{V_{OFF} - 1.27V} = 26.7 K\Omega \times \frac{1.27V}{31V - 1.27V}$$
$$= 1.1K\Omega \to 1K\Omega \qquad (127)$$

7.6 ステップ6. 電流検出フィルタとスロープ補償

UCC2891 PWMコントローラは内蔵のスロープ補償体系を使用 し、2つの抵抗R_FとR_{SLOPE}を適切に選択することで外部からプロ グラムできます。電流検出フィルタ抵抗R_Fは、R_FとC_Fで形成さ れるローパス・フィルタの選定コーナー周波数をもとに選択され ます。まず、経験よりコーナー周波数をスイッチング周波数の10 倍に選びます。また、C_Fは47_PF \leq C_F \leq 270_PFの推奨範囲内で選 択すべきです。C_Fを任意に100_PFにすると、R_Fは式(128)で求め られます。

$$R_{F} = \frac{1}{2 \times \pi \times (10 \times F_{SW}) \times C_{F}} = \frac{1}{2 \times \pi \times (10 \times 300 kHz) \times 100 \, pF}$$
$$= 530\Omega \approx 536\Omega \rightarrow 1.82 K\Omega \tag{128}$$

R_Fにはこの結果にもっとも近い抵抗値の530Ωを選択します。 出力インダクタ電流のスロープは、二次側から導かれた電流と定 義され、一次側に戻り、その後電流検出抵抗R_{CS}の両端の電圧ス ロープに変化します。電流検出トランスが使用される場合は、電 圧等価補償ランプが式(130)で求められます。

$$\frac{dV_L}{dt} = \frac{\left(V_{IN(MIN)} \times N_S - V_O \times N_P\right) \times N_S \times R_{CS}}{N_P^2 \times L \times N_{CS}}$$
(129)

$$\frac{dV_L}{dt} = \frac{(36V \times 1 - 3.3V \times 6) \times 1 \times 12.7\Omega}{6^2 \times 2\mu H \times 100} = 0.027 \frac{V}{\mu s}$$
(130)

電流検出トランスを使用しないアプリケーションでは、 N_{CS} 項を1にすることでやはり式(129)は適用できます。 R_F と dV_L/dt の計算結果値を使用して、 R_{SLOPE} は式(132)で求められます。

$$R_{SLOPE} = \frac{5 \times 2V \times R_F}{\left(\frac{D_{MAX}}{F_{SW}}\right) \times m \times \left(\frac{dV_L}{dt}\right)}$$
(131)

式(131)から、全変数は目標とするスロープ補償量を示す無次 元数mを除いて既知となっています。mの代表値は $0.5 \le m \le 1$ で、ここで0.5はピークCMCでの安定性を保証するのに必要とな る最小スロープ補償量です。mが増加して1を越えると、ピーク CMCは電圧モード・コントロール(VMC)へと移行するようになり ます。まずはm = 0.75として設計します。

$$R_{SLOPE} = \frac{5 \times 2V \times 536\Omega}{\left(\frac{0.65}{300 kHz}\right) \times 0.75 \times \left(0.027 \frac{V}{\mu s}\right)} = 122 K\Omega \rightarrow 158 K\Omega$$
(132)



8 回路図と部品表(BOM)

設計例の回路図を図29に示します。図示されている部品値は計 算値と少し異なっているかも知れません。また、表3に図29の回 路図に対応した各々メーカーと部品型番を記載した部品表 (BOM)を示します。



図29. UCC2891設計例の回路図



RefDes	QTY	Description	SIZE	MFR	PART NUMBER
C1, C2, C4	3	Capacitor, ceramic, 2.2 µF, 100-V, X7R, 20%	1812	TDK	C4532X7R2A225M
C3, C14, C17	3	Capacitor, ceramic, 0.1-µF, 50-V, X7R, 20%	805	Vishay	VJ0805Y104MXAA
C5	1	Capacitor, ceramic, 100-pF, 50-V, NPO, 10%	805	Vishay	VJ0805A101KXAA
C6, C7	2	Capacitor, ceramic, 0.22-µF, 50-V, X7R, 20%	805	TDK	C2012X7R1H224M
C8	1	Capacitor, ceramic, 10-nF, 50-V, X7R, 20%	805	Vishay	VJ0805Y103MXAA
C9	1	Capacitor, ceramic, 33-nF, 100-V, X7R, 20%	805	Vishay	VJ0805Y333MXBA
C10, C11	2	Capacitor, tantalum chip, 47-µF, 16V	С	Vishay	595D476X9016C2T
C12, C18	2	Capacitor, ceramic, 10-uF, 16-V, X5R, 20%	1206	TDK	C3216X5R1C106M
C13	1	Capacitor, ceramic, 1.5-µF, 10-V, X5R, 20%	805	TDK	C2012X5R1A155M
C15	1	Capacitor, ceramic, 82-nF, 50-V, X7R, 10%	805	Vishay	VJ0805Y823KXAA
C16	1	Capacitor, ceramic, 220-pF, 50-V, NPO, 10%	805	Vishay	VJ0805A221KXAA
C19, C20	2	Capacitor, POSCAP, 330-µF, 6.3-V, 20%	7343 (D)	Sanyo	6TPD330M
D1, D2, D3, D4, D5, D8	6	Diode, schottky, 200-mA, 30-V	SOT23	Vishay	BAT54
D6	1	Diode, zener, 5.1-V, 350-mW	SOT23	Vishay	BZX84C5V1
D7	1	Adjustable precision shunt regulator, 0.5%	SOT23	ON Semi	TLV431BSN1T1
J1	1	Terminal block, 2-pin, 15-A, 5.1 mm	0.40 x 0.35	OST	ED500/2DS
J6, J7, J9, J10	4	Printed circuit pin, 0.043 Hole, 0.3 Length	0.043	Mill-Max	3103-1-00-15-00-00-0X-0
J8	1	Terminal block, 4-pin, 15-A, 5.1mm	0.80 x 0.35	OST	ED500/4DS
L1	1	Inductor, 2 μH, 1 primary, 1 secondary	Planar	Pulse	PA0373
Q1	1	MOSFET, P-channel, 150-V, 2.2-A, 240-m Ω	SO8	IR	IRF6216
Q2	1	MOSFET, N-channel, 150-V, 6.7-A, 50- m Ω	Power Pak S08	Vishay	Si7846DP
Q3, Q4, Q5, Q7, Q8	5	MOSFET, N-channel, 30-V, 55-A, 2.5- m Ω	LFPAK	Renesas	HAT2165H
Q6	1	Bipolar, NPN, 40-V, 600-mA, 225-mW	SOT23	Vishay	MMBT2222A
R1	1	Resistor, chip, 8.45K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-8451-F
R2	1	Resistor, chip, 57.6K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-5762-F
R3	1	Resistor, chip, 76.8K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-7682-F
R4, R10, R15, R16, R20, R23, R24	7	Resistor, chip, 2.21-Ω, 1/10W, 1%	805	Vishay	CRCW0805-2R21-F
R5	1	Resistor, chip, 158K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-1583-F
R6	1	Resistor, chip, 1.82K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-1821-F
R7, R8, R12	3	Resistor, chip, 1K-Ω, 1/10W, 1%	805	Vishay	CRCW0805-1001-F
R9	1	Resistor, chip, 11.8 Ω, 1/10W, 1%	805	Vishay	CRCW0805-11R8-F
R11	1	Resistor, chip, 26.7 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-2672-F
R13	1	Resistor, chip, 2 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-2001-F
R14	1	Resistor, chip, 10 Ω, 1/10W, 1%	805	Vishay	CRCW0805-10R0-F
R17, R18	2	Resistor, chip, 499 Ω, 1/10W, 1%	805	Vishay	CRCW0805-4990-F
R19	1	Resistor, chip, 665 Ω, 1/10W, 1%	805	Vishay	CRCW0805-6650-F
R21, R22	2	Resistor, chip, 10 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-1002-F
R25	1	Resistor, chip, 51.1 Ω, 1/10W, 1%	805	Vishay	CRCW0805-51R1-F
R26	1	Resistor, chip, 28.7 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-2872-F
R27	1	Resistor, chip, 12.1 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-1212-F
R28	1	Resistor, chip, 4.99 k Ω, 1/10W, 1%	805	Vishay	CRCW0805-4991-F
T1	1	Transformer, current sense, 10-A, 1:100	SMD	Pulse	P8208
T2	1	Transformer, high frequency planar	Planar	Pulse	PA0810
U1	1	IC, current mode active clamp PWM controller	SO16	ТІ	UCC2891D
U2	1	IC, phototransistor, CTR 100%-300%	SOP4	Vishay	SFH690BT

表3. UCC2891設計例の部品表



9 UCC2891設計例の特性データ



図30. 効率対出力電流



図31. 消費電力対出力電流



図33. 利得/位相対周波数



図32. 利得/位相対周波数









図35. 入力リップル電圧

図36.出力リップル電圧





図37.出力リップル電圧





図39.SRのゲート駆動(V_{IN} = 36V)



図40.メインMOSFET(Q2)のターンオン













図43. 一次側波形





10 設計改善についての提案

設計が完了しテストされると、いくつかの改善点に気付き、それを以下に述べます。以下における部品参照記号は図29の回路図を参照しています。

10.1 メインMOSFETのZVS

図40から、メインMOSFETのQ2はVGSとVDS間で11ns重複して いることが示唆しているようにゼロ電圧ではスイッチしないこと が分かります。遅延時間を増加させる、一次側トランスに直列に インダクタを外付けする、二次側トランスに直列に可飽和リアク トルを付加することはターンオン電圧をZVSに近づけることに影 響を与えません。フォワード同期式MOSFET(Q3とQ4)はZVSが 起こるべきデッドタイム期間の一部で導通していると思われま す。設定遅延時間で共振エネルギーは一次側トランスを循環して います。二次側に一部の短いZVS期間でもエネルギーが与えられ ると、共振容量を放電するのに必要な保存されている共振誘導エ ネルギーが偶発的に二次側に結合して失われます。このことは、 アクティブ・クランプ方式のフォワード・コンバータで自己駆動式 のSRを使用することによる当然の結果のようにみえます。設計の 改善として考えられることは、トランス駆動の手法の代わりにコ ントロール駆動による方法で両方の同期整流器を駆動すること です。

10.2 V_{OUT}のソフトスタート

出力電圧は最初のターンオン時のみオーバーシュートすること が分かります。最初にパワーが一次側から二次側に移動する時、 コンバータの二次側が光カプラのバイアス回路とTLV431の フィードバック回路を充電するのに必要とされる短い時間が存在

します。この時間に、コンバータの出力は上昇を開始しますが、 TLV431は電流のシンクだけが可能であるため、PWMはまだ二次 側からフィードバック電圧を受け取っていません。出力電圧の低 い設計では、フィードバック回路が完全に動作可能になる前にコ ンバータの出力がレギュレーション点(また、それ以上)まですぐ に上昇してしまうため、このことは問題となります。このオー バーシュートを防ぐためには、一次側のソフトスタートを行うだ けでなく、二次側から出力の立上がり速度をコントロールするこ とも必要となります。フィードバック回路がプリバイアスされて いる場合起動特性は改善されますが、これにはUCC2891コン バータより前にレギュレーションしなければならない専用二次側 電圧が必要となります。TLV431はフィードバック補償によく選 択されるデバイスですが、低電圧コンバータには最良の選択では ないかも知れません。より良い方法とは精密基準電圧をもつオペ アンプを使用することかも知れません。この方法は誤差増幅器が 光カプラを駆動するのに必要な電流のソースが可能であるため TLV431を凌ぎます。この起動時の二次側コントロールの改善 は、別の利点として、基準電圧の立上がり速度も独立してコント ロールできることがあります。

10.3 パワー段の効率改善

OTS部品を使用すると設計手順を簡素化できる利点がありま す。しかしながら、OTS部品のみしか選択できない場合、パワー 段の設計は特に磁気部品の分野で場合によっては最適にならない こともあります。当例では、トランスは飽和状態に近づくことな しにスイッチング周波数を250kHzまで下げる十分な余裕がある ことが分かります。250kHzで動作する当設計例の効率を図45に 示し、図46で300kHz動作の場合と比較します。



図45. 効率対出力電流



図46. 効率対出力電流



11 結論

ピークCMCで動作する3.3V/100Wのアクティブ・クランプ方式 のフォワード・コンバータのステップ・バイ・ステップでの設計手 順を紹介しました。設計例はUCC2891アクティブ・クランプ方式 のPWM電流モード・コントローラの使用をもとにしていますが、 パワー段の設計手順はいかなるローサイドのアクティブ・クラン プ方式のフォワード・コンバータにも適用できます。ZVSはアク ティブ・クランプ・フォワード・トポロジに適用できるためその概 念を説明しました。パワー段での主要部品の損失の詳細も説明し ました。最終の設計ではメインMOSFETを完全にZVSを行うこと はできませんでしたが、V_{IN}及びI_{OUT}の広い範囲にわたって90% を越える効率が達成されました。ZVSの設計ソリューションとコ ンバータの特性改善も提示されました。

12 参考資料

- UCC289/1/2/3/4 Current-Mode Active Clamp PWM Controller, Datasheet (SLUS542)
- UCC2897 Current-Mode Active Clamp PWM Controller Datasheet(SLUS591A)
- 3. UCC3580/-1/-2/-3/-4 Single Ended Active Clamp Reset PWM, Datasheet, (SLUS292A)
- 4. Steve Mappus, UCC2891EVM, 48-V to 1.3-V, 30-A Forward Converter with Active Clamp Reset, User's Guide to Accommodate UCC2891EVM, (SLUU178)

- 5. Steve Mappus, Reference Design PR265A 48V to 3.3V Forward Converter with Active Clamp Reset Using the UCC2897 Active Clamp Current Mode PWM Controller, (SLUU192)
- 6. Bill Andreycak, Active Clamp and Reset Technique Enhances Forward Converter Performance, Power Supply Design Seminar SEM-1000, Topic 3, (SLUP108)
- Dhaval Dalal, Design Considerations for Active Clamp and Reset Technique, Power Supply Design Seminar SEM-1100, Topic 3 (SLUP112)
- 48-V Input, 3.3V/100 Watt Converter with UCC3580-1 Controller, User's Guide to Accommodate PMP206_C Reference Design, (SLUU146)
- A. Font_n, S. Ollero, E. de la Cruz, J. Sebasti_n, Peak Current Mode Control Applied to the Forward Converter with Active Clamp, IEEE 1998
- Qiong Li, F. C. Lee, Design Considerations of the Active Clamp Forward Converter with Current Mode Control during Large-Signal Transient, IEEE 2000
- Q. Li, F. C. Lee and M. M. Jovanovic, Design Considerations of Transformer DC Bias of Forward Converter with Active Clamp Reset, IEEE APEC Proceedings, pp. 553-559, March 14-19, 1999





日本テキサス・インスツルメンツ株式会社(以下TIJといいます) 及びTexas Instruments Incorporated(TIJの親会社、以下 TIJおよびTexas Instruments Incorporatedを総称してTIとい います)は、その製品及びサービスを任意に修正し、改善、改良、 その他の変更をし、もしくは製品の製造中止またはサービスの提 供を中止する権利を留保します。従いまして、お客様は、発注され る前に、関連する最新の情報を取得して頂き、その情報が現在有 効かつ完全なものであるかどうかご確認下さい。全ての製品は、お 客様とTIとの間に取引契約が締結されている場合は、当該契約 条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIの標準契約約款に従って販売 されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販 売時の仕様に対応した性能を有していること、またはお客様とTI との間で合意された保証条件に従い合意された仕様に対応した 性能を有していることを保証します。検査およびその他の品質管 理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有 の検査は、政府がそれ等の実行を義務づけている場合を除き、必 ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、 機械装置、もしくは方法に関連しているTIの特許権、著作権、回 路配置利用権、その他のTIの知的財産権に基づいて何らかのラ イセンスを許諾するということは明示的にも黙示的にも保証も表明 もしておりません。TIが第三者の製品もしくはサービスについて情 報を提供することは、TIが当該製品もしくはサービスを使用するこ とについてライセンスを与えるとか、保証もしくは是認するということ を意味しません。そのような情報を使用するには第三者の特許そ の他の知的財産権に基づき当該第三者からライセンスを得なけれ ばならない場合もあり、またTIの特許その他の知的財産権に基づ きTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製 することは、その情報に一切の変更を加えること無く、且つその情 報と結び付られた全ての保証、条件、制限及び通知と共に複製が なされる限りにおいて許されるものとします。当該情報に変更を加 えて複製することは不公正で誤認を生じさせる行為です。TIは、 そのような変更された情報や複製については何の義務も責任も負 いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、 条件その他のパラメーターと異なる、あるいは、それを超えてなされ た説明で当該TI製品もしくはサービスを再販売することは、当該 TI製品もしくはサービスに対する全ての明示的保証、及び何らか の黙示的保証を無効にし、且つ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

なお、日本テキサス・インスツルメンツ株式会社半導体集積回路 製品販売用標準契約約款もご覧下さい。 http://www.tij.co.jp/jsc/docs/stdterms.htm

Copyright © 2004, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

