AFE5851



www.tij.co.jp

JAJS400

8チャネル高速ADC内蔵、 16チャネル可変ゲイン・アンプ(VGA)

特長

- 可変ゲイン・アンプ (VGA) ×16
 - — 最大1V_{PP}振幅のシングルエンド・バッファリン
 グ入力 ×16
 - VCA入力ノイズ: 5.5nV/√Hz (ゲイン31dB時)
 - — 可変ゲイン:-5dB~31dB(0.125dBステップ)

 — デジタル・ゲイン制御
- カットオフ周波数をプログラミング可能(7.5、10、 14MHz)な3次アンチエイリアシング・フィルタ
- クランプ回路
- A/Dコンバータ (ADC)
 - 8チャネル、12ビット、65MSPS
 - 入力チャネルあたり最大32.5MSPS
 - ー 各ADCで2つのVGA出力を交互にサンプリング
 - 一 内部/外部リファレンスをサポート
 - ー リファレンス用外付けデカップリングが不要
 - シリアルLVDS出力
- 電源:1.8Vおよび3.3V
- チャネルあたり合計電力:39mW (32.5MSPS時)
- 64ピンQFNパッケージ (9mm×9mm)

アプリケーション

● イメージング: 超音波、PET

関連デバイス

「確認下さい

● AFE5801:8チャネルVGA+ADC、65MSPS/チャネル

概要

AFE5851は、電力および集積度が重要となるアプリケーション 向けのアナログ・フロントエンドです。16個の可変ゲイン・アン プ (VGA)に続き、8チャネルの高速(最大65MSPS)A/Dコンバー タ (ADC)を内蔵しています。

16個のシングルエンド入力はそれぞれバッファリングされ、 入力振幅は最大1Vppです。VGAのゲイン範囲は、-5dB~31dB です。VGAのゲインはデジタル制御され、時間に対するゲイン 曲線は、シリアル・インターフェイス経由でデバイスに内蔵さ れたメモリに格納できます。

また、各チャネルのVGAとADCの間には、クランプおよび アンチエイリアシング用の選択可能なローパス・フィルタ(7.5、 10、または14MHzで3dBの減衰)が内蔵されています。VGA/ アンチエイリアシング・フィルタは、差動出力(2V_{PP}に制限)に よって、12ビット、65MSPSの内蔵ADCを駆動します。消費電 力を最適化するため、各ADCは2つのVGAで共有されます。各 VGA出力はクロック・サイクル毎に交互にサンプリングされ、 実効的なサンプリング周波数は入力クロック・レートの1/2とな ります。また、低いサンプリング・レートを選択すると、ADC の消費電力はそれに応じて低減されます。

ADCの出力はLVDSストリームでシリアル化され、電力と基 板領域をさらに削減します。AFE5851は64ピンQFNパッケージ (9×9mm²)で供給され、産業用温度範囲の全体 (-40°C~85°C) で仕様が規定されています。

SWIFTはテキサス・インスツルメンツの登録商標です。

この資料は、Texas Instruments Incorporated (TI)が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補 助的参考資料としてご使用下さい。 製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を



SLOS574A 翻訳版

最新の英語版資料 http://www.ti.com/lit/gpn/afe5851

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。



これらのデバイスは、限定的なESD (静電破壊) 保護機能を 内蔵しています。保存時または取り扱い時に、MOSゲートに 対する静電破壊を防止するために、リード線どうしを短絡して おくか、デバイスを導電性のフォームに入れる必要があります。







ピン配置



ピン機能

名前	番号	説明
IN1–IN16	1–16	チャネル1~16のシングルエンド・アナログ入力ピン。
CLKINP, CLKINM	21, 22	差動クロック入力ピン。シングルエンド・クロックもサポートされます(「クロック入力」を参照)。
VCM	17, 64	アナログ入力信号のバイアス用の同相出力ピン。
VREF_IN	25	外部リファレンス・モード時のリファレンス入力。
RESET	57	ハードウェア・リセット・ピン(アクティブ・ハイ)。
SCLK	56	シリアル・インターフェイスのクロック入力。
SDATA	55	シリアル・インターフェイスのデータ入力。
SEN	54	シリアル・インターフェイスのイネーブル入力。
SDOUT	53	シリアル・インターフェイスのデータ読み出し出力。
PDN	59	グローバル・パワーダウン制御入力(アクティブ・ハイ)。
SYNC	58	TGC/VGA同期信号入力。
D1P/M D4P/M D5P/M D8P/M	50 43 38 31	チャネル1/2、3/4、5/6、… 15/16のLVDS出力。
FCLKM, FCLKP	39, 40	LVDSフレーム・クロック出力。
DCLKM,DCLP	41, 42	LVDSビット・クロック出力。
AVDD3	18	3.3Vアナログ電源電圧。
AVDD18	19, 24, 62	1.8Vアナログ電源電圧。
DVDD18	28, 30, 51	1.8V LVDSバッファ電源電圧。
AVSS	20, 23, 61, 63	アナログ・グランド。
DVSS	29, 52	デジタル・グランド。
NC	26, 27, 60	接続しません。
サーマル・パッド	パッケージ底面	AVSSに接続します。



製品情報⁽¹⁾

製品名	パッケージ- リード	パッケージ・ コード	規定温度範囲	パッケージ 捺印	型番	出荷形態、 数量
AEE5051	OEN 64 ⁽²⁾	PCC	10°C to 95°C	AFE5851	AFE5851IRGCT	テープ・リール、250
AFE3051	QFN-04	huu	-40 C 10 85 C	AFE5851	AFE5851IRGCR	テープ・リール、2000

(1) 最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録:パッケージ・オプション」を参照するか、 またはTIのWebサイト(www.ti.comまたはwww.tij.co.jp)をご覧ください。
 (2) パッケージのサーマル・パッドのサイズについては、このドキュメントの巻末にあるメカニカル図面を参照してください。

絶対最大定格(1)

動作温度範囲内(特に記述のない限り)

		レンジ	単位
	AVDD3 ~ AVSS	-0.3 ~ 3.8	V
	AVDD18 ~ AVSS	-0.3 ~ 2.2	V
	DVDD18 \sim DVSS	-0.3 ~ 2.2	V
	AVSS-DVSS間の電圧	$-0.3 \sim 0.3$	V
	アナログ入力ピン (IN _i) ~AVSS	–0.3V ~(3.6またはAVDD3+0.3のいずれか小さい方)	V
	$VREF_IN \sim AVSS$	-0.3 ~ 2.2	V
	V_{CLKP} , $V_{CLKM} \sim AVSS$	-0.3 ~ 2.2	V
	デジタル制御ピン~DVSS	-0.3 ~ 2.2	V
ESD	人体モデル	2	kV
TJ	最大動作接合部温度	125	°C
T _{stg}	保存温度範囲	-60 ~ 150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。 絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

熱特性

動作温度範囲内(特に記述のない限り)							
		TYP	単位				
θ_{JA}	0LFM エア・フロー	23.17	°C/W				
θ_{JC}	2オンス銅パターン、JEDEC標準4層3インチ× 3インチPCBにパッドを直接半田付け	22.1	°C/W				

推奨動作条件

	パラメータ	MIN	TYP	МАХ	単位
T _A	周囲温度	-40		85	°C
電源					
AVDD3	アナログ電源電圧(VGA)	3.0	3.3	3.6	V
AVDD18	アナログ電源電圧 (ADC)	1.7	1.8	1.9	V
DVDD18	デジタル電源電圧 (ADC、LVDS)	1.7	1.8	1.9	V
アナログ入力					
IN _i	入力電圧	VCM-0.5		VCM+0.5	V
外部リファレンス	・モードのVREF_IN	1.35	1.4	1.45	V
VCM負荷			3		mA
クロック入力					
f _{CLKIN}	入力クロック周波数	5		65	MHz
f _{Channel}	チャネル・サンプリング周波数 (f _{CLKIN} /2)	2.5		32.5	MSPS
入力クロック・デュ	ーティ・サイクル	40%	50%	60%	



推奨動作条件

	パラメータ	MIN	ТҮР	MAX	単位
V _{CLKINP-CLKINP}	正弦波、AC結合	0.5			V _{PP}
	LVPECL、AC結合		1.6		V _{PP}
	LVDS、AC結合		0.7		V _{PP}
V _{CLKINP}	LVCMOS、シングルエンド、V _{CLKINP} をAVSSに接続		1.8		V _{PP}
デジタル出力					
C _{LOAD}	各出力ピン-DVSS間の外部負荷容量		5		pF
R _{LOAD}	LVDS出力ペア間の差動負荷抵抗(外部)		100		Ω

電気的特性

特に記述のない限り、標準値は25°C、最小値および最大値はT_{min} = -40°C~T_{max} = 85°Cの全温度範囲、AVDD3 = 3.3V、 AVDD18 = 1.8V、DVDD18 = 1.8V、-1dBFSアナログ入力を0.1μFでAC結合、内部リファレンス・モード、最大定格チャネル・ サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、50%デューティ・サイクル、アンチエイリアシング・ フィルタを14MHz(3dBコーナー)に設定、出力クランプはディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。

	パラメータ	測定条件	MIN	TYP	MAX	単位		
可変ゲイン・	アンプ (VGA)							
	最大入力電圧振幅	直線動作			1		Vpp	
VCM	同相電圧	入力におけるDCレベル			1.6		V	
	ゲイン範囲	最大ゲイン - 最小ゲイン			36		dB	
	最大ゲイン			29.5	31	32.5	uВ	
	ゲイン分解能			\$	0.125 たは1		dB	
	入力抵抗	入力~DCバイアス・レベル			5		kΩ	
	入力容量	入力~AVSS			2		pF	
アンチエイリ	アシング・フィルタ(AAF)	•		-				
		7.5MHzフィルタを選択			7.5			
	AAFカットオフ周波数	10MHzフィルタを選択	_3 dB		10		MHz	
		14MHzフィルタを選択			14			
		7.5MHzフィルタを選択			10			
		10MHzフィルタを選択	6 dB		14		MHz	
		14MHzフィルタを選択			20			
	AAF遮断带现减衰	7.5MHzフィルタを選択			18			
		10MHzフィルタを選択	–12 dB		24		MHz	
		14MHzフィルタを選択			30			
		7.5MHzフィルタを選択			1.2			
	AAF带域内減衰	10MHzフィルタを選択	3.2MHz時		0.5		dB	
		14MHzフィルタを選択			0.2			
フルチャネル	特性							
	ゲイン・マッチング	チャネル間およびデバイス間			+0.1	+0.6	dB	
	ゲイン誤差	-5~28dBゲイン		-1.2	±0.3	1.2	dD	
		> 28dBゲイン		-1.8	±0.5	1.8	uВ	
	オフセット誤差	31dBゲイン		-50		50	LSB	
	入力換算ノイズ電圧	5MHz、VGAゲイン31dB、低ノイズ・モード			5	6.5	n\//\	
		5MHz、VGAゲイン31dB、デフォルト・ノイズ・モード			5.5		IIV/NHZ	
SNR	信号対雑音比	–1dBFS ADC入力、ゲイン6dB			66		dBFS	
	0次互調波조	-1dBFS ADC入力、VGAゲイン17dB、f _{in} = 2MHz			-55		dBo	
		–1dBFS ADC入力、VGAゲイン31	dB、 f _{in} = 2MHz	-55	-65			
202		–1dBFS ADC入力、VGAゲイン17	'dB、f _{in} = 2MHz	-52	-63		dRo	
HD3 3次高調波金		–1dBFS ADC入力、VGAゲイン31	-48	-58		ubc		



電気的特性

特に記述のない限り、標準値は25°C、最小値および最大値はT_{min} = -40°C~T_{max} = 85°Cの全温度範囲、AVDD3 = 3.3V、 AVDD18 = 1.8V、DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、内部リファレンス・モード、最大定格チャネル・ サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、50%デューティ・サイクル、アンチエイリアシング・ フィルタを14MHz(3dBコーナー)に設定、出力クランプはディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。

	パラメータ	測定条件	MIN TYP	MAX	単位
SFDR	スプリアスフリー・ダイナミック・レンジ	–1dBFS ADC入力、VGAゲイン17dB、f _{in} = 2MHz	55		dBc
THD	全高調波歪	–1dBFS ADC入力、VGAゲイン17dB、f _{in} = 2MHz	4		dBc
IMD	相互変調歪	f _{in1} = 1MHz、f _{in2} = 2MHz、A _{in1,in2} = -7dBFS、 VGAゲイン30dB	-70		dBFS
	群遅延変動	f _{in} = 100kHz~14MHz、ゲイン設定間およびチャネル間	±3.5		ns
		f _{in} = 100kHz~14MHz、チャネル間	±1.5		
	入力過負荷回復	≤6dBの過負荷から1%以内まで	1		入力 クロック・ サイクル
	クランプ・レベル	増幅後。クランプはデフォルトでイネーブル。	3		dB
	ADCビット数		12		
	クロストーク	アグレッサ:f _{in} = 2MHz、ADCフルスケールの1dB下 ビクティム (同じADCを共有するチャネル):50ΩをAVSSに接続	65		dB
消費電力					
	人乱兴弗雷力	デフォルト・ノイズ・モード	633	723	
	吉司消貨電 力	低ノイズ・モード	715	831	mvv
I _{AVDD3}	AVDD3消費電流		4.7	7	mA
I _{AVDD18}	AVDD18消費電流	デフォルト・ノイズ・モード	259	290	m۸
		低ノイズ・モード	310	350	IIIA
I _{DVDD18}	DVDD18消費電流		81	100	mA
	パロ	スタンバイ・モード	64		mW
		フル・パワーダウン・モード	5	30	mW
AC PSRR	電源除去比		-30		dBc

デジタル特性⁽¹⁾

DC仕様は、デジタル出力のスイッチングなし、有効な論理レベル0または1に固定、の条件で規定されています。 特に記述のない限り、標準値は25°C、最小値および最大値はT_{min} = -40°C ~ T_{max} = 85°Cの全温度範囲、 AVDD3 = 3.3V、AVDD18 = 1.8V、DVDD18 = 1.8V、LVDS出力ペア間の外付け差動負荷抵抗R_{load} = 100Ωです。

パラメータ	測定条件	MIN	TYP	MAX	単位
デジタル入力					
"High"レベル入力電圧		1.4		3.6	V
"Low"レベル入力電圧				0.8	V
"High"レベル入力電流			10		μA
"Low"レベル入力電流			10		μA
入力容量			4		pF
デジタル出力					
"High"レベル出力電圧			1375		
"Low"レベル出力電圧			1025		mV
出力差動電圧 IV _{OD} I		270	380	490	
出力オフセット電圧V _{OS}	D _i PおよびD _i Mの同相電圧	0.9	1.15	1.5	V
出力容量	デバイス内部の出力容量、一方の出力からDVSS間		2		pF

(1)注:すべてのLVDS仕様は、特性で規定される値であり、実製品のテストは行っていません。



出力インターフェイス・タイミング (1)

標準値は25°Cの値、AVDD3 = 3.3V、AVDD18 = DVDD = 1.8V、LVCMOS(シングルエンド)クロック、C_{LOAD} = 5pF、 R_{LOAD} = 100Ω、I_O = 3.5mA(特に記述のない限り)。最小値および最大値はT_{MIN} = -40°C~T_{MAX} = 85°Cの全温度範囲 での値。

	パラメータ	測定条件	MIN	ТҮР	MAX	単位
ta	アパーチャ遅延	入力サンプリング・クロックの立ち上がりエッジから、実際にサンプ リングが行われるまでの遅延時間	0.7	3		ns
	アパーチャ遅延マッチング	同じデバイス内のチャネル間		±150		ps
tj	アパーチャ・ジッタ			450		fs rms
		スタンバイ・モードから出た後、有効なデータまでの時間		10	50	
	ウェイクアップ時間	PDNグローバル・モードから出た後、有効なデータまでの時間		50	200	μs
		入力クロックを停止および再起動した後、有効なデータまでの時間		30	200	
	ADCレイテンシ	デフォルト、リセット後		11		入力 クロック・ サイクル
t _{delay}		入力クロックの立ち上がりエッジ (ゼロ・クロス) からフレーム・クロック の立ち上がりエッジ (ゼロ・クロス) - 入力クロック周期 (T)の1/2	3	4.7	6.4	ns
t _{delay}	変動	固定電源、Tの差が20°C	-1		1	ns
t _{RISE} t _{FALL}	データ立ち上がり時間 データ立ち下がり時間	立ち上がり時間は―100mVから100mVまでを測定 立ち下がり時間は100mVから―100mVまでを測定 10 MHz < f _{CLKIN} < 65MHz	0.1	0.25	0.4	ns
t _{FCLKRISE} t _{FCLKFALL}	フレーム・クロック立ち上がり時間 フレーム・クロック立ち下がり時間	立ち上がり時間は―100mVから100mVまでを測定 立ち下がり時間は100mVから―100mVまでを測定 10MHz < f _{CLKIN} < 65MHz	0.1	0.25	0.4	ns
	フレーム・クロックのデューティ・ サイクル	立ち上がりエッジのゼロ・クロスから立ち下がりエッジのゼロ・クロス まで	48	50	52	ns
t _{DCLKRISE} t _{DCLKFALL}	ビット・クロック立ち上がり時間 ビット・クロック立ち下がり時間	立ち上がり時間は―100mVから100mVまでを測定 立ち下がり時間は100mVから―100mVまでを測定 10MHz < f _{CLKIN} < 65MHz	0.1	0.2	0.35	ns
	ビット・クロックのデューティ・ サイクル	立ち上がりエッジのゼロ・クロスから立ち下がりエッジのゼロ・クロス まで 10MHz < f _{CLKIN} < 65MHz	44%	50%	56%	

fCLKIN、入力クロック周波数 [2×チャネル・サンプリング周波数]	周期 (T)	セットアッ	プ・タイム (t	su)、ns	ホール	ド・タイム (th)、ns	tpdi = 0.5	imesT + tdelay	√、ns
MHz	ns	ゼロ・ク ゼロ・? (ロス・データ クロス・クロッ 両エッジ)	から ック	ゼロ・ク ゼロ・ (ロス・クロッ ・クロス・デー 両エッジ)	クから - タ	入力クロッ (立ち上がりコ クロック (立ち」	√クのゼロ・ク ニッジ) からこ アのゼロ・クロ _がりエッジ	7ロス 7レーム・ 1ス)
		MIN	ТҮР	MAX	IN	ТҮР	МАХ	MIN	TYP	MAX
65	15	0.35	0.65		0.3	0.6			12.35	
50	20	0.5	0.8		0.5	0.8			14.6	
40	25	0.75	1.05		0.75	1.05			17.04	
30	33	1	1.4		1	1.4			21.19	
20	50	1.7	2.1		1.7	2.1			29.52	
10	100	3.8	4.2		3.8	4.2			54.71	

表 1. 出力インターフェイス·タイミング⁽¹⁾

(1)次ページのタイミング図を参照してください。







すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。





すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。



図7.低ゲイン時の入力換算ノイズ



図 9. 粗調ゲインおよび3種類のFinに対するHD2(-1dBFS)⁽¹⁾



図 11. 粗調ゲインおよび3種類のFinに対するHD3(-1dBFS)⁽¹⁾



図8. 高ゲイン時の入力換算ノイズ



図 10. 粗調ゲインおよび3種類のFinに対するHD2(-6dBFS)⁽²⁾



図 12. 粗調ゲインおよび3種類のFinに対するHD3(-6dBFS)⁽²⁾

- (1) ゲインが5dB以上の場合は、-1dBFSとなるよう入力振幅を調節します。ゲインが5dBの場合、入力振幅は4dBmです(-1dBFSに対応)。 ゲインが5dB未満の場合、入力は4dBmに保持しています。
- (2) ゲインが0dB以上の場合は、-6dBFSとなるよう入力振幅を調節します。ゲインが0dBの場合、入力振幅は4dBmです(-6dBFSに対応)。
 ゲインが0dB未満の場合、入力は4dBmに保持しています。



すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。



図 13. HD2 vs 出力振幅



図 15. 微調ゲインに対するHD2(ゲイン24dB時)



図 17. クロストーク⁽³⁾



図 14. HD3 vs 出力振幅



図 16. 微調ゲインに対するHD3(ゲイン24dB時)



図 18. 出力オフセット vs TGCゲイン

(3) 一度に1チャネルのみに対して-1dB信号を印加し、次の出力を観察:
 1. 共有チャネル - ADCを共有するペアの2番目のチャネル
 2. 隣接チャネル - アグレッサ・チャネルの隣りのチャネル(共有チャネルではない)
 3. 遠隔チャネル - 他のすべてのチャネル(共有でも隣接でもないチャネル)

TEXAS INSTRUMENTS

すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。



図 19. アンチエイリアシング・フィルタの周波数応答



図 21. アナログ電力 vs 入力クロック周波数



図 23.3つの温度で測定されたゲイン・マッチング。単一ゲイン (30dB) 設定により、各デバイスのチャネル間でゲインの ピーク・ツー・ピーク変動として測定。各温度での各デバ イスを1つのイベントとしてカウント。



図 20. ハイパス・フィルタ・オプション



図 22. 合計電力 vs 入力クロック周波数



図 24. 信号印加時のオフセット(平均コード)。 各チャネルを1つのイベントとしてカウント。



すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、-1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。



図 25. TGC掃引。補間をディスエーブル、ハイパス・フィルタをイネーブル。



図 26. TGC掃引。補間をディスエーブル、ハイパス·フィルタをディスエーブル。



図 27. TGC掃引。補間をイネーブル、ハイパス・フィルタをディスエーブル。



すべてのグラフを25℃で測定、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8V、−1dBFSアナログ入力を0.1µFでAC結合、 内部リファレンス・モード、最大定格チャネル・サンプリング周波数(32.5 MSPS)、LVCMOS(シングルエンド)クロック、 50%デューティ・サイクル、f_{IN} = 2MHz、アンチエイリアシング・フィルタを14MHz(3dBコーナー)に設定、出力クランプは ディスエーブル、アナログ・ハイパス・フィルタはイネーブルです。



図 28. 相互変調歪







図 30. LVDSアイ・パターン



アプリケーション情報

動作原理

AFE5851は、16チャネルの可変ゲイン·アンプ(VGA)を内蔵 した低電力CMOSモノリシック·アナログ·フロントエンドであ り、スイッチド・キャパシタ·アーキテクチャに基づく8チャネ ルの12ビット高速パイプラインA/Dコンバータ(ADC)を備え ています。

16個のVGAシングルエンド入力はそれぞれバッファリングされ、約1.6VのDCレベル (VCM)を中心に最大1Vppの入力振幅を受け付けます。

各VGAのゲイン範囲は-5dB~31dBであり、0.125dBの分解能 でデジタル制御されます。時間に対するゲイン曲線(全VGAに 共通)は、シリアル・インターフェイス経由でデバイスに内蔵さ れたメモリに格納できます。

ハードウェア同期入力ピンが用意されています(SYNC)。こ のピンにパルスが印加されると、デバイス内のすべてのVGAが 同じクロック・サイクルで、選択された時間ゲイン曲線に従っ てゲインのステップ変化を開始します。この同期は、シリア ル・インターフェイスを使ってソフトウェアで開始することも できます。

また、選択可能なアンチエイリアシング・ローパス・フィルタ (AAF) (7.5MHz、10MHz、または14MHzで6dBの減衰)が、ク ランプ (ディスエーブル可能) とともに内蔵されています。

VGA/AAFは、指定された直線性を低下させることなく振幅 2Vppの差動信号を出力し、12ビットの内蔵ADCを駆動できま す。消費電力を最適化するため、各ADCは2つのVGAで共有さ れます。各VGA出力はクロック・サイクル毎に交互に立ち上が りエッジでサンプリングされ、実効的なサンプリング周波数は 入力クロック・レートの1/2となります。例えば、各アナログ・ チャネルを30MSPSでサンプリングするには、入力クロック周 波数を60MHzにする必要があります。その結果、2つのアナロ グ・チャネルのサンプリング間に、実質的に1/2(サンプリング) クロックの遅延が生じます。 入力信号がサンプル/ホールド回路でキャプチャされた後、 サンプルは一連の低分解能段で連続的に変換されます。それら の出力をデジタル補正ロジック部で結合することにより、最終 的な12ビット・ワードが11クロック・サイクルのレイテンシで形 成されます(オプションのデジタル信号処理機能で生じる遅延 を考慮しない場合)。各チャネルの12ビット・ワードがシリアル 化され、ストレート・オフセット・バイナリ形式のLVDSレベル として出力されます。データ・ストリームに加えて、ビット・ク ロックとフレーム・クロックも出力されます。フレーム・クロッ クは、12ビット・ワード境界に揃えられます。

デバイスが正しく動作する(「シリアル・インターフェイス」 を参照)ためには、リセット・ピンに正のパルスを印加する必 要があります。これにより、内部制御レジスタがゼロに設定さ れます。ただし、パワーアップ・シーケンスは必要ありません。

入力構成

AFE5851のアナログ入力(図31)は、1.6Vにバイアスされた アナログ・バッファ入力ゲートから構成されています(通常、同 相電圧VCMと呼ばれます)。このバイアスは、5kΩの内部抵抗 を使用して行われます。適切な動作のためには、入力信号が推 奨入力範囲に収まっている必要があります。入力段に歪/飽和 が発生しない最大入力振幅は、1Vppに制限されています。入 力DCレベル (VCM) は約1.6Vであるため、VGAの入力は1.1V~ 2.1Vの範囲内に維持する必要があります。信号の低周波数にお ける情報が不要である場合は、AC結合を使用できます。入力 コンデンサが内部のバイアス抵抗 (5kΩ) とともにハイパス·フィ ルタを形成するので、コンデンサの値は、必要な最低の周波数 が最小の減衰で通過できるよう選択する必要があります。超音 波で使用される標準的な周波数 (>1MHz) の場合は、10nF以上の 値を推奨します。DC結合が望ましい場合は、VCM出力ピンを タップして、入力信号のDCレベルを設定できます。VCM出力 の駆動能力は限定されているため、高入力インピーダンスの回 路に接続してください。選択した入力構成に関わらず、各 VCM入力で100nFのコンデンサをAVSSに接続する必要があり ます。







シリアル・インターフェイス

レジスタの初期化

電源投入後、内部レジスタはデフォルト値(ゼロ)に初期化さ れる必要があります。初期化は、次の2つのうちいずれかの方法 で実行できます。

- 1. RESETピンに正パルスを印加することによるハードウェア・ リセット
- シリアル・インターフェイスでSOFTWARE RESETビットを "High"にするソフトウェア・リセット。このビットをセッ トすると、内部レジスタがそれぞれのデフォルト値(すべて ゼロ)に初期化され、その後SOFTWARE RESETビットは "Low"に戻ります。この場合、RESETピンは"Low"(非ア クティブ)のまま保持できます。

各モードのプログラミングは、 \overline{SEN} (シリアル・インターフェ イス・イネーブル)、SCLK(シリアル・インターフェイス・クロッ ク)、SDATA(シリアル・インターフェイス・データ)、RESETO各ピンから構成されるシリアル・インターフェイスを使用して行 えます。 $SCLKおよびSDATAにはGNDとの間に100k\Omegaのプルダ$ $ウン抵抗、<math>\overline{SEN}$ にはDVDD18との間に100k Ω のプルアップ抵抗 があります。 \overline{SEN} が "Low"のときに、デバイスへのビットの

シリアル・シフトがイネーブルになります。シリアル・データ SDATAは、SENがアクティブ("Low")のときのSCLKの各立ち 上がりエッジでラッチされます。ラッチされたシリアル・データ は、SENが"Low"のときのSCLKの24個毎の立ち上がりエッジ で、レジスタにロードされます。ワード長が24ビットの倍数よ り大きい場合、超過するビットは無視されます。1回のアクティ ブなSENパルス内で、24ビット・ワードの整数倍のデータをロー ドできます (SENの立ち下がりエッジ後に24クロックのグルー プをカウントする内部カウンタがあります)。このインターフェ イスは、20MHz~低速(数Hz)までにわたるSCLK周波数で動作 し、デューティ・サイクルが50%以外のSCLKでも動作できます。 データは2つの主要な部分に分けられます。レジスタ・アドレ ス(8ビット)と、アドレス指定されたレジスタにロードする データ自体(16ビット)です。未使用ビットのあるレジスタに書 き込むときには、それらのビットを0に設定する必要があります。 次のタイミング図に、このプロセスを示します。

リセット・タイミング

標準値は25°C、最小値および最大値はT_{MIN} = –40°C~T_{MAX} = 85°Cの全温度範囲、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8Vです (特に記述のない限り)。

	パラメータ	測定条件	MIN	TYP	MAX	単位
t ₁	パワーオン遅延時間	AVDDおよびLVDDのパワーアップからRESETパルスがアクティブ になるまでの遅延時間	5			ms
t ₂	リセット・パルス幅	アクティブなRESET信号のパルス幅	10			ns
t ₃	レジスタ書き込み遅延時間	RESETのディスエーブルからSENがアクティブになるまでの 遅延時間	25			ns
t _{PO}	パワーアップ遅延時間	AVDDおよびLVDDのパワーアップから出力が安定するまでの 遅延時間		6.5		ms



図 32. リセット・タイミング図





図 33. シリアル・インターフェイス・レジスタの書き込み

最小値はT_{MIN} = -40°C~T_{MAX} = 85°Cの全温度範囲、AVDD3 = 3.3V、AVDD18 = DVDD18 = 1.8Vです。

パラメータ	説明	MIN	TYP	MAX	単位
t ₁	SCLK周期	50			ns
t ₂	SCLK "High" 時間	20			ns
t ₃	SCLK "Low"時間	20			ns
t ₄	データ・セットアップタイム	5			ns
t ₅	データ・ホールドタイム	5			ns
t ₆	SEN立ち下がりからSCLK立ち上がりまで	8			ns
t ₇	最後のSCLK立ち上がりエッジからSEN立ち上がりエッジまで	8			ns

汎用レジスタ・マップ

内部レジスタは、2つのグループに分けることができます。 デバイスのすべての汎用機能および設定を制御するレジスタの グループと、TGC/ゲイン曲線動作を制御するレジスタ・バンク です。この2つのレジスタ・セットは、レジスタ・バンクの制御 を保持するアドレス0を除き、すべてのアドレス空間で重なり 合っています。アドレス0のレジスタ・ビットの1つである TGC_REG_WREN (下の表を参照)を使用して、アクセス対象 のレジスタ・セットを選択します。このビットのデフォルト値 はゼロであり、汎用レジスタがアクセスされます。TGC制御レ ジスタ (汎用レジスタの後で説明)は、TGC_REG_WRENに1を 書き込むことでアクセスできます。

次の表に、汎用レジスタの機能 (TGC_REGISTER_WRENが デフォルトのゼロの場合)を説明します。各アドレスは、"アド レス[レジスタのビット]"という形式で示されます。

アドレス	機能	説明
0[2]	TGC_REGISTER_WREN	0:汎用レジスタへのアクセス。1:TGCレジスタへのアクセス
0[1]	REGISTER_READOUT_ENABLE	1:レジスタの読み出しをイネーブル
0[0]	SOFTWARE_RESET	1:デバイスをリセットし、ビットは自動的にゼロに戻る
1[13]	EXTERNAL_REFERENCE	0:内部リファレンス1:外部リファレンス
1[11]	LOW_FREQUENCY_NOISE_SUPRESSION	0:抑制なし。1:低周波数でノイズを抑制し、f _{channel} /2にシフト
1[10]	STDBY	0:パワーアップ。1:スタンバイ(高速パワーアップ・モード)
1[9:2]	PDN CHANNEL<7:0>	各チャネル (VCA+ADC) 個別のパワーダウン。LVDSは論理0を出力。
1[1]	OUTPUT_DISABLE	0:出力をイネーブル。1:出力をディスエーブル
1[0]	GLOBAL_PDN	0:パワーアップ。1:グローバル・パワーダウン(低速パワーアップ・モード)
2[15:13]	PATTERN_MODE	シリアルLVDSのパターン・モード。000:パターンなし。001:同期。 010:デスキュー。011:カスタム・レジスタ。100:オール1。101:トグル。 110:オール0。111:ランプ
2[11]	AVERAGING_ENABLE	0:デフォルト(平均化なし)。1:2つのチャネルを平均化してSNRを向上。
2[10:3]	PDN_LVDS	8つのデータ出力LVDSペアをパワーダウン。
3[14:13]	SERIALIZED_DATA_RATE	シリアル化係数。00:12×、01:10×、10:16×、11:14×



アドレス	機能	説明	
3[12]	DIGITAL_GAIN_ENABLE	0:デフォルト(ゲインなし)。1:以下のレジスタで設定されたデジタル・ゲインを 適用。	
3[8]	REGISTER_OFFSET_SUBTRACTION_ENA BLE	0:デフォルト(減算なし)。1:対応するレジスタで設定されたオフセット値を 減算。	
3[7:0]	INVERT_CHANNEL	0:デフォルト。1:チャネル出力を反転	
4[4]	MSB_FIRST	0:LSBファースト。1:MSBファースト	
4[3]	DFS	データ形式選択。0:2の補数。1:オフセット・バイナリ	
5[13:0]	CUSTOM_PATTERN	LVDSのカスタム・パターン・データ (PATTERN_MODE = 011)	
7[10]	VCA_LOW_NOISE_MODE_(INCREASE_P OWER)	0:低電力。1:低ノイズ、ただし電力は増加(チャネル毎に5mW)	
7[8:7]	SELF_TEST	00、10:セルフテストなし。01:セルフテストをイネーブル。チャネルの入力に 100mVのDCを印加。11:セルフテストをイネーブル。チャネルの入力に150mVの DCを印加。	
7[3:2]	FILTER_BW	00:14MHz。01:10MHz。10:7.5MHz。11:未使用。	
7[1]	INTERNAL_AC_COUPLING	VGAの結合:0:AC結合。1:DC結合	
13[15:11]	DIG_GAIN1	0dB~6dB (0.2dBステップ)	
13[9:2]	OFFSET_CH1	チャネル1から減算する値	
14[15:11]	DIG_GAIN2	0dB~6dB (0.2dBステップ)	
14[9:2]	OFFSET_CH2	チャネル2から減算する値	
15[15:11]	DIG_GAIN3	0dB~6dB(0.2dBステップ)	
15[9:2]	OFFSET_CH3	チャネル3から減算する値	
16[15:11]	DIG_GAIN4	0dB~6dB(0.2dBステップ)	
16[9:2]	OFFSET_CH4	チャネル4から減算する値	
17[15:11]	DIG_GAIN5	0dB~6dB(0.2dBステップ)	
17[9:2]	OFFSET_CH5	チャネル5から減算する値	
18[15:11]	DIG_GAIN6	0dB~6dB (0.2dBステップ)	
18[9:2]	OFFSET_CH6	チャネル6から減算する値	
19[15:11]	DIG_GAIN7	0dB~6dB(0.2dBステップ)	
19[9:2]	OFFSET_CH7	チャネル7から減算する値	
20[15:11]	DIG_GAIN8	0dB~6dB (0.2dBステップ)	
20[9:2]	OFFSET_CH8	チャネル8から減算する値	
21[4:1]	DIGITAL_HIGH_PASS_FILTER_CORNER_ FREQ_FOR_CHANNELS-1-4	「汎用レジスタの説明」で示されるハイパス・フィルタのkを設定 (k = 2~10)。	
21[0]	DIGITAL_HIGH_PASS_FILTER_ENABLE_F OR_CHANNELS_1-4	0:ハイパス・フィルタなし。 1:ハイパス・フィルタをイネーブル	
25[15:11]	DIG_GAIN16	0dB~6dB (0.2dBステップ)	
25[9:2]	OFFSET_CH15	チャネル16から減算する値	
26[15:11]	DIG_GAIN15	0dB~6dB (0.2dBステップ)	
26[9:2]	OFFSET_CH16	チャネル15から減算する値	
27[15:11]	DIG_GAIN14	0dB~6dB(0.2dBステップ)	
27[9:2]	OFFSET_CH13	チャネル14から減算する値	
28[15:11]	DIG_GAIN13	0dB~6dB(0.2dBステップ)	
28[9:2]	OFFSET_CH14	チャネル13から減算する値	
29[15:11]	DIG_GAIN12	0dB~6dB(0.2dBステップ)	
29[9:2]	OFFSET_CH11	チャネル12から減算する値	
30[15:11]	DIG_GAIN11	0dB~6dB (0.2dBステップ)	
30[9:2]	OFFSET_CH12	チャネル11から減算する値	
31[15:11]	DIG_GAIN10	0dB~6dB(0.2dBステップ)	
31[9:2]	OFFSET_CH9	チャネル10から減算する値	
32[15:11]	DIG_GAIN9	0dB~6dB(0.2dBステップ)	
32[9:2]	OFFSET_CH10	チャネル9から減算する値	
33[4:1]	DIGITAL_HIGH_PASS_FILTER_CORNER_ FREQ_FOR_CHANNELS_5-8	汎用レジスタの説明」で示されるハイパス・フィルタのkを設定 (k = 2~10)。	
33[0]	DIGITAL_HIGH_PASS_FILTER_ENABLE_F OR_CHANNELS_5-8	0:ハイパス・フィルタなし。 1:ハイパス・フィルタをイネーブル	
70[14]	CLAMP_DISABLE	0:イネーブル。1:ディスエーブル	



汎用レジスタの説明

AVERAGING_ENABLE

アドレス:2[11]

1に設定すると、同じペアの2つの異なるチャネルに対応する2 つのサンプルが平均されます(チャネル1と3、2と4、5と7、6と 8、9と11、10と12、13と15、および14と16)。両方のチャネルの 入力が同じである場合は、実効的にSNRが向上します。平均化 は次のように行われます。

- 1. チャネル1とチャネル3の平均がチャネル3のLVDSペアに出 力された後、(同じペア上に)チャネル2と4の平均が出力さ れます。
- 2. チャネル5とチャネル7の平均がチャネル4のLVDSペアに出 力された後、(同じペア上に)チャネル6と8の平均が出力さ れます。
- 3. チャネル9とチャネル11の平均がチャネル5のLVDSペアに 出力された後、(同じペア上に)チャネル10と12の平均が出 力されます。
- 4. チャネル13とチャネル15の平均がチャネル6のLVDSペアに 出力された後、(同じペア上に)チャネル14と16の平均が出 力されます。

CUSTOM_PATTERN

アドレス:5[13:0]

このレジスタには、PATTERN_MODEが '011' に等しいと きに出力されるコードが格納されます。詳細については、PAT-TERN_MODEを参照してください。

DFS

アドレス:4[3]

DFSは、Data Format Select(データ形式選択)を表しています。 デフォルトでは、ADC出力は2の補数モードになります。DFS ビットを1にプログラミングすると、MSBが反転し、出力はス トレート・オフセット・バイナリ・モードになります。

DIGITAL_GAIN_ENABLE

アドレス:3[12]

このビットを1に設定すると、各チャネルiについて、対応す るゲインがDIG_GAIN_i <15:11>で与えられます。実際のゲイン は、0dB + 0.2dB*DIG_GAIN_i <15:11>となります。例えば、 DIG_GAIN₅<15:11> = 3の場合は、チャネル5のゲインが0.6dB 増加します。DIG_GAIN_i <15:11> = 31の場合は、DIG_GAIN_i <15:11> = 30と同じ結果となり、チャネルiのゲインが6dBに設 定されます。

DIGITAL_HIGH_PASS_FILTERおよび DIGITAL_HIGH_PASS_FILTER_CORNER_FREQ

- アドレス:21[0] アドレス:33[0] アドレス:21[4:1]
- アドレス:33[4:1]

この4レジスタのグループは、出力データに適用されるデジ タル・ハイパス伝達関数の特性を制御します。これは、 $y(n) = 2^k/(2^k + 1) [x(n) - x(n-1) + y(n-1)] という式に従います。K$ $は、DIGITAL_HIGH_PASS_FILTER_CORNER_FREQレジスタ$ (最初の8チャネルに1つ、次の8チャネルに1つのレジスタ)の項で説明されるとおりに設定されます。

EXTERNAL_REFERENCE

アドレス:1[13]

内部リファレンス・モード (デフォルト)では、AVDDで使用さ れる電力が約3mW増加します (すべての仕様表に既に含まれて います)。EXTERNAL_REFERENCEを1にプログラミングする ことにより、AFE5851は外部リファレンス・モードで動作できま す。このモードでは、VREF_INピンを1.4Vで駆動します。この ピンは入力インピーダンスが高いため、特に高い駆動能力は要 求されません。外部リファレンス・モードを使用する利点として、 複数のAFE5851を同じ外部リファレンスで動作させることによ り、デバイス間のゲイン・マッチングなどのパラメータを向上で きます。

FILTER_BW

アドレス:7[3:2]

このビットは、アンチエイリアシング·フィルタ (AAF)の3dB 減衰周波数を設定します。

GLOBAL_PDN

アドレス:1[0]

グローバルPDNビットは、外部PDNピン (59) の信号とORが 取られます。それにより、このビットに1をすると、デバイスが 完全にシャットダウンされます。

INTERNAL_AC_COUPLING

アドレス:7[1]

このビットは、入力バッファとVCAの間に設定された内部ハ イパス・フィルタ(図31)を制御します。このフィルタは、入力 オフセットがTGCで増幅されるのを防ぐために、オフセットを 除去します。別の方法として、DIGITAL_HIGH_PASS_FILTER レジスタ(上記参照)を使用し、ADCの後段のデバイス上、また はADC出力上で、デジタル・ドメインへのオフセットの影響を 除外することもできます。



INVERT_CHANNEL

アドレス:3[7:0]

INVERT_CHANNEL <7:0>の対応するビットを設定すると、 チャネルの信号/出力データの値が (デジタル的に) 反転されま す。INVERT_CHANNEL <0>はチャネル1および2を同時に制御 し、INVERT_CHANNEL <1>はチャネル3および4を同時に制御 します(以下、同様)。

LOW_FREQUENCY_NOISE_SUPRESSION

アドレス:0[11]

低周波ノイズ抑制モードは、0MHz~1MHz (DC付近)の周波 数帯で良好なノイズ特性が求められるようなアプリケーション で特に有用です。このモードを設定すると、AFE5851のADCの 低周波ノイズが約f_{channel}/2までシフトされ、DC付近のノイズ フロアがずっと低い値へと低減されます。

MSB_FIRST

アドレス:4[4]

デフォルトでは、フレームの最初のビット(DCLKPの立ち上 がりエッジ後)はADC出力のLSBです。MSB_FIRSTモードを設 定すると、ワード内のビット順が反転し、DCLKP立ち上がり エッジ後の最初のビットとしてMSBが出力されます。

OUTPUT_DISABLE

アドレス:1[1]

このビットを1に設定すると、出力がハイ・インピーダンス状 態になります。

PATTERN_MODE

アドレス:2[15:13]

AFE5851は、LVDS出力上で各種のテスト・パターンを出力で きます。これらのテスト・パターンは、通常のADCデータ出力 に代わって出力され、ADCの出力を読み取るデバイスのデバッ グや同期に役立ちます。

- 1. PATTERN_MODE = '000' がデフォルトであり、テスト・ モードはディスエーブルです。つまり、出力データはADC データと同じです。
- PATTERN_MODE = '001' (SYNCモード)では、通常の ADCワードが '111111000000' の固定ワードで置き換えら れます。
- PATTERN_MODE = '010' ではDESKEWモードが設定され、12ビットADC出力D <11:0>が '101010101010' ワード で置き換えられて、データ・ラインに1と0の連続ストリーム が生成されます。厳密なシーケンス(最初が0か1か)は、 パワーアップの状態によって異なります。このモードでは、 0と1が交互に出力されることだけが保証されます。

- PATTERN_MODE = '011'の場合は、CUSTOM_PAT-TERN<13:0>のビットで設定される固定コードが出力され ます。SERIALIZED_DATA_RATE(下記参照)の値に応じて、 出力ビットは以下の規則に従います。
 - a. デフォルト (SERIALIZED_DATA_RATE = '00')の場合は、出力の12ビットADCデータとして、サンプル・データの代わりにCUSTOM_PATTERN<13:2>が使用されます。この出力は、通常のADCデータと同様に、LSBファーストおよびMSBファースト・モードによって制御されます。
 - b. SERIALIZED_DATA_RATE = '01'の場合は、10ビット出力モードが選択され、ビットCUSTOM_PATTERN
 <13:4>が使用されます。
 - c. SERIALIZED_DATA_RATE = '10' の場合は、16ビット 出力モードが選択されます。この場合、上位14ビット にCUSTOM_PATTERN<13:0>が使用され、下位2ビッ トはゼロとなります。
 - d. SERIALIZED_DATA_RATE = '11'の場合は、14ビット・モードが選択され、CUSTOM_PATTERN<13:0>が 出力ワードとして使用されます。
- 5. PATTERN_MODE = '100' の場合、出力が常に '1' とな ります。PATTERN_MODE = '110' に設定すると、出力が 常に '0' となります。
- PATTERN_MODE = '101'の場合、デバイスの出力がオール0とオール1の間で切り替わります。n番目のサンプル・クロックでデータが '00000000000'とすると、n+1番目のサンプル・クロックではデータが '1111111111111'となります。
- PATTERN_MODE = '111'の場合、すべてのチャネルで、 繰り返しフルスケール・ランプ・パターンが出力されます。 このパターンは、ゼロ・コードからフルスケール・コードま で、クロック・サイクル毎に1LSBステップで上昇します。 フルスケール・コードに達すると、ゼロ・コードに戻って再 び上昇を開始します。

PDN_Channel <7:0>

アドレス:1[9:2]

各ビットは、(同じADCを共有する)連続するチャネルのペ アのパワーダウンを制御します。例えば、PDN_Channel <0>は チャネル1および2をパワーダウンし、対応するLVDSペアがハ イ・インピーダンスになります。DCLKおよびFCLKはパワーダ ウンされず、100Ωで終端されていればアクティブになります。

PDN_LVDS

アドレス:2[10:3]

PDN_LVDS <7..0>は、どのLVDSペアが非アクティブ(0出力) になるかを選択します。フレームおよびビット・クロックの LVDSストリームは、OUTPUT_DISABLEまたはGLOBAL_PDN が設定されたときにのみパワーダウンされます。



REGISTER_OFFSET_SUBSTRACTION_ENABLE

アドレス:3[8]

このビットを1に設定すると、対応するOFFSET_CHANNEL_i <9:2>の値がADC出力から減算されます。数値は2の補数形式で 指定されます。例えば、OFFSET_CHANNEL_i<9:2> = '100000' の場合は、"-128を減算"を意味します。OFFSET_CHANNEL_i <9:2> = '01111111'の場合は、127が減算されます。したがっ て、加算と減算の両方を実行できます。

オフセットはデジタル・ゲイン(後述)より前に適用されるこ とに注意してください。実際、デジタル・ゲインは最後のステッ プであり、内部ではデータ・パス全体が2の補数となっています。 DFS = '1' (ストレート・バイナリ・オフセット形式)の場合のみ、 2の補数のワードが最後にオフセット・バイナリに変換されます。

REGISTER_READOUT_ENABLE

アドレス:0[1]

デバイスには、内部レジスタの内容を読み出すためのオプ ションが用意されています。これは、外部のコントローラと AFEとの間のシリアル・インターフェイス通信を検査する診断機 能として利用できます。まず、<REGISTER READOUT ENABLE>ビットを1に設定する必要があります。次に、内容を 読み出すレジスタのアドレス (A7-A0)を指定して、シリアル・ インターフェイス・サイクルを開始します。データ・ビットは任 意です。デバイスは、選択されたレジスタの内容 (D15-D0)を SDOUTピンに出力します。外部コントローラは、SCLKの立ち 上がりエッジで内容をラッチできます。シリアル・レジスタの書 き込みをイネーブルにするには、<REGISTER READOUT ENABLE>ビットを再び0に設定します。次のタイミング図に、 この動作を示します (タイミング仕様は、シリアル・インター フェイス・レジスタ書き込みの表に示したのと同じ情報に従っ ています)。

SERIALIZED_DATA_RATE

アドレス:3[14:13]

この2つのビットは、データ・ワードの長さ(つまり、FCLK 周期あたりのDCLK数)を制御します。例えば、12ビットADC で16ビットのデータ・ストリームを出力することも可能です。 この場合、下位4ビットにはゼロが埋められます。ただし、高 い分解能から低いシリアル化へのパスはサポートされていま せん。つまり、12ビットADCで10ビット・ストリームを選択す ることはできません。

TGC_REGISTER_WREN

アドレス:0[2]

TGCテーブルにアクセスするには、このビットを1に設定し ます。汎用レジスタ・テーブルにアクセスするには、このビッ トを0(リセット後のデフォルト)に設定します。前に説明した ように、同じアドレスがいずれか一方のレジスタ・パンクを示 します。ただし、TGC_REGISTER_WRENの値に関係なく、 汎用レジスタのレジスタ0は常にアクセス可能です。TGCテー ブルは、アドレス1から開始されます。

VCA_LOW_NOISE_MODE

アドレス:7[10]

このビットを1に設定すると、消費電力の増加(5mW/チャ ネル)と引き換えに、チャネルの等価入力ノイズが5nV/√Hz (ゲインが31dBの場合)に減少します。





アドレス	D[15:7]	D[8]	D[7]	D[6]	D[5]	D[4]	D[3]	D[2]	D[1]	D[0]
0x010x94			REG_VALUES							
0x95				START_ INDEX						
0x96	- - - - 		K96 STOP_INDEX							
0x97			INTERP ENABLE	0	START _GAIN					
0x98					Н	HOLD_ GAIN _TIME				
0x99	- 不区而		0	0	SOFT SYNC	UNIFORM GAIN MODE	STATIC PGA		FINE_GAIN	
0x9A			0	0	COARSE_GAIN					
0x9B					UNIFORM_GAIN_SLOPE					

TGC制御レジスタ・マップ

TGCの動作は、後述の「VGA/TGCの動作」で説明されてい ます。ここでは、TGC_REG_WRENビットに1を書き込むこと でアクセスできるTGC制御レジスタについて説明します。次の 表に、TGCの動作に関わるすべてのレジスタのレジスタ・マッ プを示します。

REG_VALUE

アドレス: $0x01[8:0] \sim 0x94[8:0]$

これらの各9ビット・レジスタ(計148個)には、ゲイン上昇中 に所定のゲイン設定に保持される時間が格納されます。各レ ジスタの最上位ビット(REG_VALUE <8>)は、現在のゲイン値 からの増加または減少のいずれかを示します。他の8ビット (REG_VALUE <7:0>)は、ゲインがCURRENT_GAINからCUR-RENT_GAIN±1dB(REG_VALUE <8>に応じて)まで変化するの にかかる時間(8 × Tclkの倍数。Tclkはチャネル・サンプリン グ・クロック=デバイスの入力クロック周期の2倍)を示します。 この1dBのゲイン変化の最速上昇(最短時間)は、 REG_VALUE <7:0> = 0x00によって設定され、8 × Tclkとなり ます。この1dBのゲイン変化の最も遅い上昇(最長時間)は、 REG_VALUE <7:0> = 0xFFによって設定され、255 × 8 × Tclk となります(後述のVGA動作を参照)。

START_INDEX

アドレス:0x95[7:0]

この8ビット・レジスタは、TGC曲線の最初のREG_VALUE レジスタ(曲線の開始部分)を指定し、1~148(10進)の値を使 用できます。

STOP_INDEX

アドレス: 0x96 [7:0]

この8ビット・レジスタは、TGC曲線の最後のREG_VALUE レジスタ(曲線の終了部分)を指定し、1~148(10進)の値を使 用できます。

START_GAIN

```
アドレス:0x97 [5:0]
```

この6ビット・レジスタは、-5dB~31dBの開始ゲイン値を指 定します。

START_GAIN = [-5 + REG_VALUE] dB

REG_VALUE	GAIN
0x0	–5 dB
0x1	–4 dB
0x24	31 dB

STOP_GAIN

(プログラミング可能なレジスタではなく、内部で計算される値)

ケース1:

INTERP_ENABLE = 1,

STOP_GAIN = START_GAIN + (STOP_INDEX – START_ INDEX) – (2 * 減少ステップ数) + 0.875dB

ケース2: INTERP_ENABLE = 0、 STOP_GAIN = START_GAIN + (STOP_INDEX – START_ INDEX) – (2 * 減少ステップ数)

HOLD_GAIN_TIME

アドレス:0x98[7:0]

この8ビット・レジスタは、前述のように計算された STOP_GAIN値に達するか、または最大/最小ゲインに到達した 後で、STOP_GAINを保持する時間を指定します。この時間の 経過後、TGCは、Tclk毎に1dBのステップでSTART_GAIN値へ の降下を開始します。STOP_GAIN値は、次のクロック数だけ 保持されます。

HOLD_GAIN_TIME = [33 * REG_VALUE] Tclk

ここで、Tclkはチャネル・サンプリング・クロックです。

REG_VALUE	HOLD_GAIN_TIME
0x0	0 Tclks
0x1	33 Tclks
0xFF	8415 Tclks



INTERP_ENABLE

アドレス:0x97[7]

この8ビット・レジスタは、上昇レートを設定します。 INTERP_ENABLE = 1のとき、上昇レートは、REG_VALUEに 格納されているクロック数毎に、0.125dBとなります。

REG_VALUE	勾配
0x0	Tclk毎に0.125dB
0x1	Tclk毎に0.125dB
0x2	2*Tclk毎に0.125dB
0xFF	255*Tclk毎に0.125dB

INTERP_ENABLE = 0のとき、上昇レートは、REG_VALUE に格納されているクロック数×8毎に、1dBとなります。

勾配
8×Tclk毎に1dB
8×Tclk毎に1dB
16×Tclk毎に1dB
255×8×Tclk毎に1dB

SOFT_SYNC

アドレス:0x99[5]

SOFT_SYNCビットを1に設定すると、所定のTGC曲線に続いてTGCエンジンが周期的に実行され、SYNCピンに"High" パルス信号が不要になります(詳細は下記参照)。

UNIFORM_GAIN_MODE

アドレス:0x99[4]

このビットを0(デフォルト)に設定すると、TGCエンジンは 任意のゲイン対時間曲線に従います。このビットを1に設定す ると、ゲインはUNIFORM_GAIN_SLOPEレジスタで設定され た勾配によって上昇します。(詳細は下記参照)

UNIFORM_GAIN_SLOPE

アドレス:0x9B[7:0] 後述の「ゲイン一様増加モード」を参照してください。

STATIC_PGA

アドレス:0x99[3]

このビットを1に設定すると、TGCエンジンがディスエーブ ルになります。COARSE_GAINおよびFINE_GAINによって、 時間とは独立にゲイン値が制御されます。

COARSE_GAIN

アドレス: 0x9A[5:0]

この6ビット・レジスタは、-5dB~31dBの範囲内で、ゲインを 1dBの粗い間隔で指定(粗調)します。0x00~0x24の値だけが有 効であることに注意してください。COARSE_GAINレジスタで 0x24より大きい値を設定すると、0x24を設定した場合と同じに なります。

 $COARSE_GAIN = [-5 + REG_VALUE] dB$

REG_VALUE	GAIN
0x0	–5dB
0x1	–4dB
0x24	31dB

FINE_GAIN

アドレス:0x99[2:0] この3ビット・レジスタは、0dB~0.875dBの範囲内で、ゲインを 0.125dBの微細な間隔で指定(微調)します。

 $FINE_GAIN = [0.125 \times REG_VALUE] dB$

REG_VALUE	GAIN
0x0	0dB
0x1	0.125dB
0x7	0.875dB



VGA/TGCの動作

可変ゲイン・アンプ (VGA)の対時間のゲイン変化は、TGC関 数と呼ばれ、AFE5851ではデジタル制御されます。ゲインはス イッチド・ネットワークによって実現され、ゲインを制御する スイッチをADCのサンプリング・タイミングと同期することで、 出力データ上のグリッチを最小限に抑えています。ゲイン設定 は、ユーザーが選択した動作モードによって異なります。可能 な動作モードは、ゲイン非一様モード、ゲイン一様モード、静 的モードの3つです。以降の節で、各モードを詳しく説明します。

ゲイン非一様増加モード

ゲイン非一様ゲイン増加モードでは、ユーザーが任意の形状 のゲイン対時間曲線を設定します。所定の時間/サンプリング・ タイミングに対して、内部メモリの148個の位置/レジスタ (REG_VALUE)からデジタル・ゲイン設定が取得されます。各 レジスタは9ビット長で、シリアル・ポートを通じてユーザーが 値をロードします(「シリアル・インターフェイス」を参照)。 TGC_REGISTER_WREN = 1のときに、アドレス1~148を使用 してこれらのレジスタにアクセスできます。 前述のとおり、各レジスタの最上位ビット(REG_VALUE<8>) は、現在のゲイン値からの増加または減少のいずれかを示しま す。他の8ビット(REG_VALUE<7:0>)は、ゲインがCUR-RENT_GAINからCURRENT_GAIN±1dB(REG_VALUE <8>に応 じて)まで変化するのにかかる時間(8×Tclkの倍数。Tclkはサン プリング・クロック)を示します。この1dBのゲイン変化の最速 上昇(最短時間)は、REG_VALUE<7:0> = 0x00によって設定さ れ、8×Tclkとなります。この1dBのゲイン変化の最も遅い上 昇(最長時間)は、REG_VALUE<7:0> = 0xFFによって設定され、 255×8×Tclkとなります。

INTERP_ENABLEは、ゲインがどのように増加/減少するか を設定します。デフォルトでは、ゲインの変化は1dBのステッ プで実行されます(INTERP_ENABLE = 0)。INTERP_ENABLE = 1の場合、実際の1dBゲイン・ステップが0.125dB × 8ステップ で実現されます。

148個のREG_VALUEレジスタを使用して、1つまたは複数の TGC曲線を格納できます。START_INDEXレジスタは、TGC曲 線を開始するREG_VALUEレジスタを指定し、STOP_INDEXレ ジスタはTGC曲線を終了するREG_VALUEレジスタを指定しま す。START_INDEXおよびSTOP_INDEXレジスタを使用して、 目的のTGC曲線を選択できます。



TEXAS INSTRUMENTS 図34に示されるように、SYNCピンに"High"パルス信号を 印加すると、TGC曲線の開始ゲイン値がSTART_GAINレジス タの値に設定され、START_INDEXから開始して各 REG_VALUEが順番に使用されます。SYNCパルスの受信後に ゲインのステップ開始を遅延させるオプションはないことに注 意してください。その後、STOP_INDEXに達するか、または 最大/最小ゲインを超えるまで、ゲインのステップ変化が継続 されます。その後は、HOLD_GAIN_TIMEレジスタで設定され る追加クロック数の間、最後の有効なゲイン値が保持されます。

HOLD_GAIN_TIMEレジスタで指定されるクロック数が経過 すると、TGCは、次のTGCプロファイルの準備のために、Tclk (チャネル・サンプリング・クロック)毎に1dBのステップで START_GAINへの降下(または上昇)を開始します。SYNCピン に新しい"High"パルスが印加されると、TGCは再度 REG_VALUEを更新し、その値に従って変化を開始します。

SYNC信号は、チャネル・サンプリング・クロックの立ち上が りエッジでラッチされます。つまり、ゲインは、チャネル・サン プリング・クロックの立ち上がりエッジで増加します。立ち上 がりエッジのセットアップ・タイムは7ns、ホールド・タイムは 4nsです。

SOFT_SYNC

TGCは、SYNCピンに"High"パルス信号を入力する必要な しに、所定のTGC曲線に従って周期的に実行することもできま す。これは、SOFT_SYNCビットを1に設定することで行いま す。このビットを設定すると、イベントのシーケンスが、固定 接続されたSYNCパルスの場合と同じになります。TGC曲線は、 START_INDEXからSTOP_INDEXまで更新されます。STOP_ INDEXまたは最大/最小ゲインに達すると、STOP_GAINの値 がHOLD_VALUE_TIMEの時間だけ保持されてから、ゲインが START_GAINまで上昇または降下します。その後、TGCの更 新が再び自動的に開始され、SOFT_SYNCビットがゼロになる までの間、上記のステップを周期的に繰り返します。 レジスタ書き込みによるSYNCプロセスは、レジスタが書き 込まれたときのシリアル・クロック・エッジで実行されます。シ リアル・クロックとサンプル・クロック(チャネル・サンプリン グ・クロック)が同期している場合は、固定接続SYNCの項で示 した関係が適用され、チャネル・サンプリング・クロックの立ち 上がりエッジでSYNCビットがラッチされます。ここで、立ち 上がりエッジのセットアップ・タイムは7ns、ホールド・タイム は4nsです。サンプル・クロックとシリアル・クロックが同期し ていない場合は、この関係が適用されず、最も近いサンプル・ クロックの立ち上がりエッジに対して±1サンプルのクロック不 確定性が生じます。

例1:次のゲイン非一様モードの例では、148個のレジスタが すべてロードされます。ただし、TGCの開始アドレス (START_ INDEX) は2に設定され、停止アドレス (STOP_INDEX) は7に 設定されます。START_GAINは6、HOLD_GAIN_TIMEは4に設 定されます。

SYNCピンに "High" パルスを印加すると、ゲインが1dB (START_GAIN = 0x06)から開始されます。1dBから2dBへの上 昇は、(INTERP_ENABLEが1に設定されているため)8回の 0.125dBステップ(各15Tclk)を使用して120Tclkで実行されます。 2dBから3dBへの上昇は、やはり0.125dBステップを使用して 64Tclkで実行されます。3dBから4dBへの上昇は、40Tclkで実 行されます。4dBから3dBへの降下は、64Tclkです。3dBから 4dBへのゲイン上昇は56Tclkであり、4dBから4.875dBへは 80Tclkです。

INTERP_ENABLE = 1の場合、STOP_GAIN = START_GAIN + (STOP_INDEX – START_INDEX) – (2 * 減少ステップ数) + 0.875dBとなります。INTERP_ENABLE = 0の場合は、STOP_ GAIN = START_GAIN + (STOP_INDEX – START_INDEX) – (2 * 減 少ステップ数) となります。これは、INTERP_ENABLE = 1の ときには補間エンジンによってゲインが増加または減少し続け るのに対し、INTERP_ENABLE = 0のときにはゲインの値が保 持されるためです。

TGC REG INDEX	REG_VALUE[8:0]	Tclk数	ゲインの変化する方向
1	0x004	4 × 8 = 32	増加
2	0x00F	15 × 8 = 120	増加
3	0x008	8 × 8 = 64	増加
4	0x005	5 × 8 = 40	増加
5	0x108	8 × 8 = 64	減少
6	0x007	7 × 8 = 56	増加
7	0x00A	10 × 8 = 80	増加
147	0x00F	15 × 8 = 120	増加
148	0x00F	15×8 = 120	増加

名前	值
START_INDEX	0x02
STOP_INDEX	0x07
START_GAIN	0x06
HOLD_GAIN_TIME	0x04
INTERP_ENABLE	1
UNIFORM_GAIN_MODE	0



ゲインー様増加モード

UNIFORM_GAIN_MODEを1に設定することにより、TGC エンジンをゲインー様増加モードに設定して、ゲインを START_GAIN値からSTOP_GAINまで、UNIFORM_ GAIN_SLOPEレジスタで設定された一定勾配で上昇させるこ とができます。注:STOP_GAINはプログラミング可能なレジ スタではなく、START_GAIN、UNIFORM_GAIN_SLOPE、 START_INDEX、STOP_INDEXから内部で計算される値です。

INTERP_ENABLE = 1の場合、UNIFORM_GAIN_SLOPEは、 0.125dBだけ増加または減少する前に所定のゲインを保持する Tclk (チャネル・サンプリング・クロック)数を設定します。 INTERP_ENABLE = 0の場合、このレジスタは、1dBだけ増加 または減少する前に所定のゲインを保持する8 * Tclk (サンプリン グ・クロック8周期分)の数を設定します。どちらの場合も、 1dB増加するのにかかる時間は同じです。INTERP_ENABLE = 0の場合は、指定された時間にわたってゲインが同じ設定に維 持されますが、INTERP_ENABLE = 1の場合は、ゲインが細か いステップ(0.125dB)を重ねながら1dB分増加します。

INTERP_ENABLEが0のとき、STOP_GAINはSTART_GAIN + (STOP_INDEX – START_INDEX)として計算されます。一方、 INTERP_ENABLEが1のときには、STOP_GAINはSTART_ GAIN + (STOP_INDEX – START_INDEX) + 0.875dBに等しくな ります。これは基本的に、後者の場合には補間エンジンによっ てゲインが増加または減少し続けるのに対し、前者ではゲイン の値が保持されるためです。この場合、START_INDEXおよび STOP_INDEXは、REG_VALUEテーブルへのポインタとして使 われているのではないことに注意してください。この2つの値 の差だけが、STOP_GAINを計算するために重要となります。 そのため、START_INDEXはゼロに設定してもよく、その場合 STOP_INDEXには (STOP_GAIN – START_GAIN)が格納されま す。正勾配 (上昇) だけが可能であることに注意してください。

例1:START_GAIN = 0x2(-3dB)、START_INDEX = 0x00、
STOP_INDEX = 0x06、INTERP_ENABLE = 0、およびUNI-FORM_GAIN_SLOPE = 0x8に設定すると、ゲインは8×8×
Tclkにわたって-3dBに設定され、その後64Tclkにわたって
-2dBとなり、以下同様に、-1、0、1、2、3dBと変化します。
64 × Tclkにわたって3dBに保持された後、ゲインはHOLD_GAIN_TIMEの時間が経過するまで同じ値に留まってから、
1Tclk毎に1dBの割合でSTART_GAINまで降下を開始します。

例2:START_GAIN = 0x2(-3dB)、START_INDEX = 0x00、 STOP_INDEX = 0x06、およびUNIFORM_GAIN_SLOPE = 0x8 の同じ設定で、INTERP_ENABLE = 1に設定すると、ゲインは 8Tclkにわたって-3dB、次の8Tclkにわたって-2.875dB、次に-2.750dB、以降同様で3dBまで増加します。この時点で、 INTERP_ENABLE = 0の例1ではゲインがさらに64Tclk保持され ましたが、この例では、3.875dBに達するまで、8Tclk毎に 0.125dBステップの割合でゲインが引き続き増加します。その 後8Tclk経過し、さらにHOLD_GAIN_TIME時間だけ待ってか ら、ゲインの降下が開始されます。 例3:START_GAIN = 0x2 (-3dB)、START_INDEX = 0x00、
STOP_INDEX = 0x06、INTERP_ENABLE = 1、およびUNI-FORM_GAIN_SLOPE = 0x1に設定すると、ゲインは-3dB、-2.875、-2.75、-2.625、-2.5、-2.375、-2.25、-2.125の順に変化し、各値に1クロック・サイクルだけ留まります(合計8クロック・サイクル)。その後、-2.125dBでHOLD_GAIN_TIMEの時間だけ保持されてから、再び-3dBまで降下を開始します。

例4:例3と同じ設定で、INTERP_ENABLE = 0とすると、単 純にVGAゲインが8クロック・サイクルにわって-3dBに保持さ れてから、HOLD_GAIN_TIMEの時間だけ待ちます。

静的PGAモード

第3の動作モードは、実際には、STATIC_PGAビットに1を書 き込んでTGCエンジンをディスエーブルにするモードです。こ れにより、固定ゲイン・モードが使用可能になり、ゲインは粗 調ゲインと微調ゲインとの合計で求められます。粗調ゲインは、 COARSE_GAINレジスタ(0x00~0x24の6ビット・ワード)を使 用して、-5dBから31dBまで1dBステップで設定できます。 COARSE_GAINレジスタで0x24より大きい値を設定すると、 0x24を設定した場合と同じになります。微調ゲインは、 FINE_GAINレジスタ(0x00~0x07の3ビット・ワード)を使用し て、0dBから0.875dBまで0.125dBステップで設定できます。両 方のレジスタをそれぞれ最大値に設定したときの最大ゲイン は、31.875dBとなります。

アンチエイリアシング・フィルタ (AAF)

AFE5851には、16チャネルのそれぞれについて選択可能な3 次ローパス・フィルタが内蔵されています。カットオフ周波数 は、シリアル・インターフェイスを使用して、全チャネル同時 に3つの可能な設定(7.5MHz、10MHz、14MHz)から選択でき ます(汎用レジスタ表のFILTER_BWレジスタを参照)。図19に、 これらの各設定での周波数応答を示しています。フィルタ特性 は、受動部品によって設定され、プロセスおよび温度によって 変動します。周波数特性には標準で±5%の変動が想定されてい ます。

クランプ回路と過負荷回復

AFE5851は、フロントエンド・デバイスが過負荷状態からご く短時間で回復することが求められる超音波アプリケーション 向けに設計されています。そのような過負荷は、VGAおよび ADCの過負荷につながる送信パルスのフィードスルーや強力な エコーによって発生します。

AFE5851には、デフォルトでイネーブルとなっているクラン プ回路が内蔵され、チャネル全体の過負荷回復動作をさらに最 適化しています(図31を参照)。この回路は、汎用レジスタ・マッ プのアドレス70(10進数)のビット14に1を書き込むことで、ディ スエーブルにできます。クランプは、ADCのフルスケール (2Vpp)を3dB超える信号を制限するよう設定されています。



クロック入力

16個のチャネルは、単一のクロック入力で動作します。アパー チャ遅延およびジッタがすべてのチャネルで同じになるよう に、AFE5851ではクロック・ツリー・ネットワークを使用して各 チャネルへ個別のサンプリング・クロックを生成しています。 クロック・ソースのポイントから8個の内部ADCそれぞれのサン プリング回路まで、すべてのチャネルのクロック・チャネルが マッチングされています。この遅延時間の変動については、 「出力インターフェイス・タイミング」の「アパーチャ遅延」パ ラメータに記載されています。時間に対する変動は、同じ表の 「アパーチャ・ジッタ」に示されています。入力クロックの立ち 上がりエッジを使用して、1つの入力クロック周期で偶数チャ ネルをサンプリングし、次の入力クロック周期で奇数チャネル をサンプリングしています。チャネル・サンプリング・クロック の2倍のレートの入力クロックを使用することで、偶数チャネ ルと奇数チャネルの間のサンプリング・タイミングが厳密に1入 カクロック周期だけ離れ、デューティ・サイクルに依存しない ことが保証されます。

AFE5851のクロック入力は、差動(正弦波、LVPECLまたは LVDS)またはシングルエンド(LVCMOS)で駆動できます。デ バイスのクロック入力には、内部にバッファ/クロック・アンプ が備えられています(図35を参照)。これは、供給されるクロッ クの種類に応じて、自動的にイネーブルまたはディスエーブル になります(自動検出機能)。イネーブルになると、デバイスは AVDD18電源レールから6mWだけ多くの電力を消費しますが、 より小さな振幅の差動またはシングルエンド入力を受け付けら れるようになります。



図 35. 差動クロック・モードの内部クロック・バッファ

デバイスに使用するクロック方式がシングルエンドである場 合は、CLKINMピンをグランドに接続する必要があります。つ まり、直接AVSSに接続します(図37を参照)。この場合、自動 検出機能によって、内部クロック・バッファがシャットダウン され、デバイスは自動的にシングルエンド・クロック入力とな ります。ユーザーはシングルエンド・クロック・ソース源を直接 (デカップリングなしで)CLKINPピンに接続する必要がありま す。このピンが、デバイスの唯一のクロック入力となります。 その場合には、低ジッタの方形波信号(LVCMOSレベル、振幅 1.8V)でADCを駆動することを推奨します(理論の詳細につい ては、SLYT075を参照してください)。

シングルエンドの正弦波クロック、または差動クロック (LVPECL、LVDS、…)の場合は、クロック・アンプをイネーブ ルにする必要があります。その場合、図36の接続方式を使用し ます。クロック・ソースの同相電圧は、AFE5851のクロック入 力の同相電圧(VCM)と一致する必要があります。VCMは、図 35に示すように、5kΩの抵抗を使用して内部で設定されていま す。これを保証するための最も簡単な方法は、図36に示すよう に入力をAC結合することです。クロックがシングルエンドで も、振幅が小さいか、エッジが鋭くない場合(例えば、正弦波 シングルエンド・クロック)には、同じ方式を適用できます。こ の場合、入力信号は(図36のように)コンデンサを使用してCLK-INPに接続しますが、CLKINMもコンデンサを通してグランド に接続(つまり、AVSSにAC結合)する必要があります。



図 36. 差動クロック駆動回路

トランスを使用して2次側をフローティングにする場合(例え ば、シングルエンドから差動に変換する場合)には、100nFの直 列コンデンサを使用せずに、クロック入力に直接接続できます。









図 38. CDCM7005を使用したPECLクロック駆動

最後に、差動クロック構成について、CDCM7005を使用して AFE5851のクロック信号を生成する例を図38に示します。

デジタル出力

8個のADCからの変換結果はシリアル化され、ADC毎に1つ のLVDSデータ・ペアを使用して、デバイス入力クロック・レート の12倍の速さで出力されます。それ以外に、ADC出力を読み取 る回路とのインターフェイスを容易にするため、もう2つの LVDSペアが使用されます。一方の側では、チャネル・レート (入力クロック・レートの1/2)で動作するリファレンス・フレー ムLVDS信号が、サンプル・ワードの開始と終了を示します。そ れに加えて、デバイスは入力クロック・レートの6倍のレートで 動作するリファレンス・クロックを出力し、その立ち上がりお よび立ち下がり時間は個々のビットに揃えられています。タイ ミング図の説明、およびタイミング・マージンの詳細について は、「出力インターフェイス·タイミング」を参照してください。 図39に、デバイスのLVDS出力回路を示します。LVDS出力が "High" (OUTP = 1.375V、OUTM = 1.025V)のときに、"High" 側スイッチが閉じて"Low" 側スイッチが開くことがわかりま す。LVDS出力が"Low" (OUTP = 1.025V、OUTM = 1.375V) のときは、"Low" 側スイッチが閉じ、"High" 側スイッチが開 きます。"High" 側および"Low" 側のスイッチは R_{ON} の公称 値が50 Ω ±10%であるため、この2つの構成("High" 側が閉じる、 または"Low" 側の閉じる)のいずれの場合も、出力インピー ダンスは公称100 Ω となります。

外部/内部リファレンス

「汎用レジスタの説明」のEXTERNAL_REFERENCEレジス タの説明を参照してください。



図 39. LVDS出力回路



電源

適切にデカップリングした低ノイズ電源の使用を推奨しま す。リニア電源が第1の選択肢です。スイッチング電源の場合、 AFE5851に結合されるノイズ成分が増加する傾向にあります。

パワーアップ・シーケンスは特に必要ありませんが、電源が 安定状態と判断されてからRESETピンに正パルスを印加する 必要があります(「シリアル・インターフェイス」を参照)。

パワーダウン・モードにはいくつかの種類があります。スタン バイ・モードでは、リファレンス発生器を除くすべての回路が パワーダウンされます。これにより、パワーダウンからフル動 作への高速復帰が可能です。フル・パワーダウン・モードでは、 すべてのブロックがパワーダウンされます(一部のデジタル回 路を除く)。この場合、節電効果は大きいですが、パワーアッ プが遅くなります(詳細は仕様表を参照)。また、PDN_ Channel <7:0>を使用して(同じADCに対応する)チャネルのペ アをパワーダウンしたり、PDN_LVDSを使用してLVDS出力を パワーダウンすることも可能です。

最後に、パッケージ底面の金属ヒート・シンクもアナログ・グ ランドに接続されることに注意してください。

レイアウト情報

評価ボードは、AFE5851の性能を最大限に活かすための基板 レイアウト方法に関して、優れたガイドラインを提供します。 多層基板の使用、アナログおよびデジタルADCグランドの両方 に対する単一グランド・プレーンの使用、セラミック・チップ・ コンデンサによるローカル・デカップリングなど、一般的な設 計規則を適用する必要があります。入力パターンは、すべての 外部干渉源およびノイズ源(デジタル出力およびクロック・パ ターンを含む)から分離します。また、入力信号の周波数が低 い場合はクロックのジッタ条件が緩和されますが、クロックは 他の信号から分離する必要があります。

適切なLVDSタイミングを維持するために、すべてのLVDSパ ターンは、制御されたインピーダンス設計(例えば、100Ω差動) に従ってください。さらに、すべてのLVDSパターン長を等し く、対称的にする必要があります。パターン長のばらつきは 150mil (0.150インチまたは3.81mm) 未満に抑えることを推奨し ます。

最高の熱特性を得るには、パッケージ底面の露出したパッドを グランド・プレーンに半田付けする必要があります。詳細につ いては、アプリケーション・ノート『QFN Layout Guidelines』 (SLOA122A)および『QFN/SON PCB Attachment』(SLUA271A)を 参照してください。

仕様の定義

アナログ帯域幅 — 低周波での出力値と比較して基本波の出力が3dB低下するアナログ入力周波数。

アパーチャ遅延 — 入力サンプリング・クロックの立ち上が りまたは立ち下がりエッジ (チャネルによって異なる)から、 実際にサンプリングが行われるまでの遅延時間。この遅延時間 は、チャネル間で異なります。最大の変動は、アパーチャ遅延 変動 (チャネル間)として仕様に規定されています。 **アパーチャ不確定性(ジッタ)** – サンプル間でのアパーチャ 遅延の変動。

クロック・パルス幅/デューティ・サイクル — クロック信号 のデューティ・サイクルは、クロック信号の周期に対する、ク ロック信号が "High" に保持される時間 (クロック・パルス幅) の割合。一般に、デューティ・サイクルは、パーセンテージで 表されます。完全な差動正弦波クロックでは、デューティ・サ イクルが50%になります。

最大変換レート — 適正な動作が行われる最大のサンプリン グ・レート。特に記述のない限り、すべてのパラメータ測定は このサンプリング・レートで行われます。

最小変換レート — ADCが動作する最小のサンプリング・ レート。

微分非直線性(DNL) — 理想的なADCでは、厳密に1LSBず つ離れたアナログ入力値でコード遷移が起こります。DNLは、 任意の1ステップにおけるこの理想的な値からの偏差であり、 LSB単位で測定されます。

積分非直線性(INL) — INLは、ADCの伝達関数が、その伝 達関数の最小二乗曲線によって決定される最もフィットするラ インから、どれだけ離れているかを示す値であり、LSB単位で 測定されます。

ゲイン誤差 — チャネルの実際のゲインとその理想値(理論 値)との差。つまり、チャネルの絶対ゲインの誤差です。

ゲイン・マッチング — 理論的なゲイン設定が同じである2つ のチャネル間のゲインの差。完全なマッチングでは、差がゼロ になります。このデバイスの場合、ゲイン・マッチングは2つの 異なる方法で得られます。

- 仕様表の値は、システム上の任意の2チャネル間のゲイン・ マッチングの期待値を表しています。ゲインは、任意の 温度において、各デバイスの各チャネルで、与えられた ゲイン設定に対して測定されます。最大測定ゲインと最 小測定ゲインの差が、そのゲイン設定でのゲイン・マッ チングを表します。すべてのゲイン設定に対して同じ手 順を実行し、任意のゲイン設定での最大の差が表に記載 されます。
- ゲイン・マッチングのヒストグラムは、同じデバイス内でのチャネル間のマッチングを示しています。これは、同じデバイスの任意の2チャネル間で予測される最大のゲイン差、つまり、デバイスのすべてのチャネルにわたる絶対ゲインのピーク・ツー・ピーク変動です。(デバイス全体に対して共通と仮定される任意の温度において)そのデバイスの全チャネルに特定のゲイン設定を適用した場合の、ゲインが最大のチャネルと最小のチャネルとの差が、1カウントを表します。同じ手順を、すべてのデバイスに対して3つの温度(-40℃、25℃、85℃)で行います。1つの温度での1デバイスの各測定が、1カウントを表します。

オフセット誤差 - オフセット誤差は、ADCの実際の平均 アイドル・チャネル出力コードと、理想的な平均アイドル・チャ ネル出力コードとの差(mV単位)です。



温度ドリフト — 温度ドリフト係数 (ゲイン誤差およびオフ セット誤差について) は、 T_{MIN} から T_{MAX} までの摂氏1度あたり のパラメータの変化を規定します。これは、 T_{MIN} から T_{MAX} ま での範囲にわたるパラメータの最大偏差を T_{MAX} – T_{MIN} の差で 割ることにより求められます。

信号対雑音比(SNR) — SNRは、ノイズフロア電力(PN)に 対する基本波電力(PS)の比であり、DCおよび最初の9個の高 調波の電力は除かれます。

$$SNR = 10Log_{10} \frac{P_S}{P_N}$$
(1)

SNRは、基本波の絶対電力を基準とする場合にはdBc(搬送波 に対するdB)、基本波の電力をコンバータのフルスケール範囲 に外挿する場合にはdBFS(フルスケールに対するdB)で表さ れます。

信号対雑音+歪(SINAD) — SINADは、ノイズ(P_N)および 歪み(P_D)を含む他のすべてのスペクトル成分(DCは除く)に対 する基本波電力(P_S)の比です。

$$SINAD = 10 \log_{10} \frac{P_S}{P_N + P_D}$$
(2)

SINADは、基本波の絶対電力を基準とする場合にはdBc(搬送 波に対するdB)、基本波の電力をコンバータのフルスケール範 囲に外挿する場合にはdBFS(フルスケールに対するdB)で表さ れます。

有効ビット数(ENOB) — ENOBは、量子化ノイズに基づく 理論的リミットと比較した、コンバータの性能の指標です。

$$\mathsf{ENOB} = \frac{\mathsf{SINAD} - 1.76}{6.02} \tag{3}$$

スプリアスフリー・ダイナミック・レンジ(SFDR) — SFDR は、DCを除いた最大のFFT成分(高調波またはそれ以外)に対 する基本波電力(PS)の比です。一般に、SFDRはdBc(搬送波 に対するdB)単位で表されます。

2次高調波歪(HD2) — HD2は、2次高調波に対する基本波 電力(PS)の比であり、一般にdBc(搬送波に対するdB)単位で 表されます。

3次高調波歪(HD3) — HD3は、3次高調波に対する基本波 電力(PS)の比であり、一般にdBc(搬送波に対するdB)単位で 表されます。

全高調波歪(THD) — THDは、最初の9個の高調波の電力 (PD)に対する基本波電力 (P_S)の比です。

$$THD = 10 \log_{10} \frac{P_{\rm S}}{P_{\rm D}}$$
(4)

一般に、THDはdBc(搬送波に対するdB)単位で表されます。

AC電源除去比(AC PSRR) - 電源電圧の変動に対するデバイス の耐性の指標です。このデータシートでは、ΔVSUPを電源電 圧の変化、ΔVOUTを結果のADC出力コードの変化(入力を基準) とすると、次の式で表されます。

$$PSRR = 20 \log \left(\frac{\Delta Vout}{\Delta V sup}\right)$$
(5)



パッケージ・マテリアル情報

テープおよびリール・ボックス情報



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
AFE5851IRGCR	VQFN	RGC	64	2000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q2
AFE5851IRGCT	VQFN	RGC	64	250	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q2





*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
AFE5851IRGCR	VQFN	RGC	64	2000	333.2	345.9	28.6
AFE5851IRGCT	VQFN	RGC	64	250	333.2	345.9	28.6



メカニカル・データ

RGC (S-PVQFN-N64)

CUSTOM DEVICE PLASTIC QUAD FLATPACK NO-LEAD



注: A. 直線寸法はすべてミリメートル単位です。寸法および許容誤差は、ASME Y14.5M-1994によります。 B. 本図は予告なしに変更することがあります。 C. QFN(クゥアド・フラットパック・ノーリード)パッケージ構造。 ♪ パッケージのサーマルパッドは、熱的および機構的特性を得るために基板に半田付けする必要があります。 露出サーマルパッドの寸法に関する詳細は、製品データシートをご覧ください。



サーマルパッド・メカニカル・データ

RGC (S-PVQFN-N64)

熱的特性に関する資料

このパッケージは外部のヒートシンクに直接接続できるよう 設計された露出したサーマル・パッドをもっています。サーマ ル・パッドはプリント回路基板 (PCB) に直接はんだ付けされなけ ればなりません。はんだ付けされることにより、PCBはヒート シンクとして使用できます。さらに、サーマル・ビアを使用する ことにより、サーマル・パッドはグランドまたは電源プレーン (どちらか当てはまる方)、またはもう1つの方法としてPCBに設 計された特別なヒートシンク構造に直接接続することができま す。この設計により、集積回路 (IC) からの熱の移動が最適化さ れます。 クワッド・フラットパック・ノーリード(QFN)パッケージとそ の利点についての情報はアプリケーション・レポート "Quad Flatpack No-Lead Logic Packages" TI文献番号SLUA271を参照 してください。この文献はホームページwww.ti.comで入手でき ます。

このパッケージのサーマル・パッドの寸法は以下の図に示さ れています。



サーマル・パッド寸法図



ランド・パターン

RGC (S-PVQFN-N64)



- このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、 D. および推奨基板レイアウトについては、アプリケーション・ノート『Quad Flat-Pack Packages』(TI文献番号SLUA271)および製品
- データシートを参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。 レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、 基板組み立て拠点にお問い合わせください。ステンシル設計上の考慮事項については、IPC 7525を参照してください。 E.
- F. 半田マスクの許容差については、基板組み立て拠点にお問い合わせください。



ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、 改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を 中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場 合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応 した性能を有していること、またはお客様とTI」との間で合意された保証条件に従 い合意された仕様に対応した性能を有していることを保証します。検査およびそ の他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府 がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計につい て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様 の製品及びアプリケーションについて想定されうる危険を最小のものとするため、 適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは 方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的 財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に も保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報 を提供することは、TIが当該製品もしくはサービスを使用することについてライセン スを与えるとか、保証もしくは是認するということを意味しません。そのような情報を 使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づ きTI からライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報 に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、 制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情 報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そ のような変更された情報や複製については何の義務も責任も負いません。 TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ ラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくは サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的 保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例 えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当 な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めて おりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及 び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を 持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致 命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守 する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、 かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないこ とが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表 者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補 償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空 宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図 されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス テペック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対 応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客 様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは 軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされると いうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと を認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるよう には設計されていませんし、また使用されることを意図されておりません。但し、TI がISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。 お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使 用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も 負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。

弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類 は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

温度:0~40 、相対湿度:40~85%で保管・輸送及び取り扱 いを行うこと。(但し、結露しないこと。) 直射日光があたる状態で保管・輸送しないこと。

 防湿梱包
 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

4. 機械的衝撃

梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝撃

はんだ付け時は、最低限260 以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。 はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)