# Design Guide: TIDA-010191 宇宙グレード、マルチチャネルの JESD204B 15GHz クロックのリ ファレンス・デザイン

**W** Texas Instruments

### 概要

デジタル・ビームフォーミングでは通常、アンテナごとにデ ータ・コンバータが必要で、各コンバータには位相関係が 定義されたクロックが必要です。このリファレンス・デザイン では、JESD204Bをサポートし、基板間スキューが 10ps で、定義済みの調整可能な位相関係を持つ、超低ノイズ の MHz~GHz クロック信号を生成する方法を示します。

### リソース

TIDA-010191 ADC12DJ3200-SP ADC12DJ3200EVM LMK04832-SP LMX2615-SP TSW14J57EVM デザイン・フォルダ プロダクト・フォルダ ツール・フォルダ プロダクト・フォルダ プロダクト・フォルダ ツール・フォルダ



テキサス・インスツルメンツの TI E2E™ サ ポート・エキスパートにお問い合わせくださ い



### 特長

- 最高 15GHz のサンプル・クロックの生成
- マルチチャネルの JESD204B 準拠のクロック設計
- チャネル間のクロック・スキューは 10ps 未満
- RF サンプリング ADC および DAC 用の、低位相ノイズ (100fs 未満)のクロッキング
- 構成可能な位相同期により、複数チャネル・システムで 低スキューを実現
- 放射線耐性を強化した高速 ADC、クロッキング、RF アンプ、ポイント・オブ・ロード電源デバイス

### アプリケーション

- 通信ペイロード
- ・ レーダー画像処理ペイロード
- コマンドおよびデータ処理 (CとDH)



1



### 1 システムの説明

フェーズド・アレイ・アンテナとデジタル・ビームフォーミング (DBF) は、宇宙用レーダー画像処理や広帯域衛星通信シス テムなど、多くの衛星アプリケーションの性能を向上できる、重要なテクノロジーです。デジタル・ビームフォーミングは、ア ナログ・ビームフォーミングとは異なり、通常はアンテナ素子ごとに一連のデータ・コンバータが必要で、結果として高精度 の同期が必要になります。デジタル・ビームフォーミングにより、性能と柔軟性が向上し、新しい動作モードを実現できま す。この例の1つは、高分解能の合成開ロレーダー (SAR)です。これは、NASA-ISROにより、NISAR プロジェクトに おける SweepSAR という名前で、宇宙ベースのアプリケーションに初めて使用された、新しいレーダー技術です。ビーム フォーミングは、5G モバイル・ブロードバンドの世界で中核となるビルディング・ブロックでもあります。この場合には、5G 伝送が地上と宇宙のどちらで行われるかはほとんど関係しません。5G のレーダー・アプリケーションのビームフォーミング がデジタルへの移行で恩恵を受けるのと同様に、クロック供給の要件も、両方のアプリケーション分野でほとんど同じで す。



図 1-1. クロック・サブシステム

このリファレンス・デザインでは、高速 GSPS JESD204B 対応の ADC12DJ3200QML-SP データ・コンバータ用のクロッ キング・サブシステムが中心になります。このリファレンス・デザインには、複数の素子間で高精度の同期要件を持つアプリ ケーションで使用できる、マルチチャネルの位相同期クロッキング・プラットフォームがあります。この設計には最小構成 で、デモ用の2 つの高速チャネルがあります。設計のブロック図を、図1-1 に示します。クロック・システムは、入力クロッ ク・セレクタとクロック・リファレンス・バッファ CDCLVP111-SP、ジッタ・クリーナとクロック分配 LMK04832-SP、サンプル・ク ロック・マルチプライヤ LMX2615-SP という3 つの主要部分に分割されています。システムの中核は LMK04832-SP で す。このデバイスは、受信クロックからジッタを除去し、安定したクロック・フレームワークを作り出します。また、LMK04832-SP は FPGA クロックと SYSREF 信号も供給します。LMX2615-SP クロック・マルチプライヤの入力クロックについては、 LMK04832-SP のクロック出力、または入力クロック・リファレンス・バッファ CDCLVP111-SP の出力を使用するようにリフ ァレンス・デザインを構成できます。受信クロックの位相ノイズが既に非常に低い場合、LMX2615-SP を CDCLVP111-SP に接続すると、ADC で可能な限り低い出力位相ノイズが得られます。その後で、LMX2615-SP がこのベース・クロックを 取得し、分数乗法を使用して、最高 15GHz のサンプリング・クロックを生成し、サブへルツ精度に調整できます。また、シ ステムは SYSREF を ADC サブシステムにルーティングします。

この設計は3 つの LMX2615-SP デバイスを搭載していますが、このドキュメントの技術的な分析で使用されているのは2 つだけです。したがって、この図に示されている RF PLL シンセサイザは2 つだけです。3 つ目の LMX2615-SP は、たとえばダウン・コンバータの局部発振器入力のソースとして使用し、より高い入力周波数帯域や、他のスーパーへテロダインをサポートできます。

### 1.1 主なシステム仕様

この設計の目的は、マルチチャネル RF サンプリング・レシーバの信号チェーン向けの高速クロック供給の設計を示すこと です。この設計では、LMX2615-SP と LMK04832-SP をベースとする宇宙グレードの低ノイズ・クロック設計の性能と、 ADC12DJ3200QML-SP のマルチチャネル同期および SNR への影響に注目します。データ・キャプチャは TSW14J57EVM によって実行されます。この EVM は、FMC+ アダプタ・カードを使用して ADC12DJ3200EVMCVAL と接続されます。クロック供給の設計の観点から、マルチチャネル信号チェーンの主なシステム・レベル仕様を、表 1-1 に 示します。

パラメータ	仕様	条件
	-111.5dBc/Hz (10kHz オフセット時)	
	-115.3dBc/Hz (100kHz オフセット時)	
	-121.9dBc/Hz (1MHz オフセット時)	7GHz 時
	-146.3dBc/Hz (10MHz オフセット時)	
	-150.9dBc/Hz (40MHz オフセット時)	
	-104.9dBc/Hz (10kHz オフセット時)	
	-111.4dBc/Hz (100kHz オフセット時)	
Dev_Clk 位相ノイズ	-121.9dBc/Hz (1MHz オフセット時)	9GHz 時
	-146.0dBc/Hz (10MHz オフセット時)	
	-153.0dBc/Hz (40MHz オフセット時)	
	-100.8dBc/Hz (10kHz オフセット時)	
	-107.2dBc/Hz (100kHz オフセット時)	
	-114.3dBc/Hz (1MHz オフセット時)	15GHz 時
	-140.4dBc/Hz (10MHz オフセット時)	
	-151.0dBc/Hz (40MHz オフセット時)	
	55.5	997MHz の ADC 入力信号時
SNR (dBFS) (デュアル・チャネル・モード) (JMODE3)	55	<b>2482MHz</b> のADC入力信号時
(0	53	<b>4997MHz</b> のADC入力信号時
		997MHz の ADC 入力信号時
マルチチャネル・クロックの時間スキュー	< 10ps	2482MHz の ADC 入力信号時
		<b>4997MHz</b> の ADC 入力信号時

#### 表 1-1. 主なシステム・パラメータ

## 2 システム概要

### 2.1 設計ブロック図

ADC12DJ3200EVMCVAL 評価基板とTSW14J57EVM キャプチャ・カードを使用した高速マルチチャネル・クロック設計インターフェイスで構成される測定セットアップのブロック図を、図 2-1 に示します。ADC12DJ3200EVMCVAL は、FMC+ アダプタ・ボードを介してTSW14J57EVM データ・キャプチャ・ボードと接続されます。ADC の DCLK とSYSREF は、SMA コネクタ付きで長さの一致するケーブルを経由して、TIDA-010191 クロッキング・ボードから直接供給されます。





図 2-1. 測定システムのセットアップ

4

### 2.2 主な使用製品

#### 2.2.1 LMK04832-SP

LMK04832-SP は、JEDEC JESD204B に対応した宇宙アプリケーション向けの高性能クロック・コンディショナーです。 PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。 DC および AC 結合により SYSREF を生成することが可 能です。JESD204B アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力と して個別に構成できます。

LMK04832-SP は、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはク ロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。高性能で、電力 と性能のトレードオフ、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えた LMK04832-SP は、 柔軟性のある高性能クロック・ツリーを提供できます。LMK04832-SP は、10.9mm × 10.9mm の 64 ピン CFP パッケー ジで供給されます。

#### 2.2.2 LMX2615-SP

LMX2615-SP は、電圧制御発振器 (VCO) と電圧レギュレータを内蔵した高性能・広帯域のフェーズ・ロック・ループ (PLL) で、ダブラーなしで 40MHz~15.2GHz のあらゆる周波数を出力できることから、1/2 低調波フィルタが不要になり ます。このデバイスの VCO は、1 オクターブの範囲をカバーしているため、最低 40MHz までのすべての周波数を出力 できます。-236dBc/Hz の性能指数と、高い周波数の位相検出器を備えた高性能 PLL により、非常に低い帯域内ノイズ と積分ジッタを実現できます。

LMX2615-SP では、複数のデバイスの出力を同期できます。このため、フラクショナル・エンジンまたは出力分割器を使用した場合を含め、あらゆる使用事例でデバイスから決定性位相を取得できます。このデバイスは、SYSREF (JESD204B 規格に準拠)の生成および反復サポートが追加されているため、高速データ・コンバータに最適な低ノイズのクロック・ソースです。このデバイスは、テキサス・インスツルメンツの高度な BiCMOS プロセスで製造され、64 リードの CQFP セラミック・パッケージで供給されます。

#### 2.2.3 CDCLVP111-SP

CDCLVP111-SP クロック・ドライバは、LVPECL 入力の 1 つの差動クロックペア (CLK0、CLK1) を、10 ペアの差動 LVPECL クロック (Q0~Q9) 出力に、最小限のスキューで分配します。CDCLVP111-SP は、入力マルチプレクサに 2 つ のクロック・ソースを接続できます。CDCLVP111-SP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピン が使用されないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのう ちー方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、V<sub>BB</sub>リファレンス電圧出力を使用します。この場合、V<sub>BB</sub>ピンを CLK0 へ接続し、10nF のコンデンサを経由して GND ヘバイパスします。高速性能を発揮するには、差動モードの使用を強く推奨します。CDCLVP111-SP は、-55℃~125℃での動作が規定されています。

#### 2.2.4 ADC12DJ3200QML-SP

ADC12DJ3200QML-SP デバイスは、RF サンプリング、ギガ・サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。デュアル・チャネル・モードでは、ADC12DJ3200QML-SP は最大 3200MSPS をサンプリングできます。シングル・チャネル・モードでは、最大 6400MSPS をサンプリングできます。チャネ ル数 (デュアル・チャネル・モード) とナイキスト帯域幅 (シングル・チャネル・モード) のトレードオフをプログラム可能なの で、多くのチャネル数を必要とするアプリケーション、または瞬間的に広い信号帯域幅を必要とするアプリケーションのど ちらの要求にも対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅 (-3dB) は 7GHz で、使用可能 な周波数はデュアル・チャネルでもシングル・チャネル・モードでも -3dB ポイントを超えて拡大されるため、L バンド、S バ ンド、C バンド、X バンドを直接 RF サンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC12DJ3200QML-SP は、高速の JESD204B 出力インターフェイスを使用し、最大 16 の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス-1 に準拠しています。シリアル出力レーンは、最大12.8Gbps をサポートし、ビット・レートとレーン数のトレードオフを設定可能です。ノイズなしのアパーチャ遅延 (t<sub>AD</sub>) 調整、SYSREF のウィンドウ処理などの優れた機能により、合成開口レーダー (SAR) や位相アレイ MIMO 通信のシステム設計を簡素化できます。デュアル・チャネル・モードではオプションのデジタル・ダウン・コンバータ (DDC) により、インター



フェイス速度の低減 (実数および複素数間引きモード)と、信号のデジタル・ミキシング (複素数間引きモードのみ)が可能 です。

### 2.3 設計手順

複数のデータ・コンバータを使用する信号チェーンには、データ・コンバータのすべてのサンプリング・インスタンスが確実 に揃えられるよう、同期されたクロックが必要です。ただし、JESD204B ベースのデータ・コンバータの場合、性能を向上さ せるには、デバイス同期に関する次の要件が重要です。

- 低位相ノイズの ADC サンプリング・クロック (DEVCLK) の生成
- 各データ・コンバータでのデバイス・クロックの位相揃え
- 適切なタイミング・マージンによる SYSREF 信号の生成とキャプチャ
- 適切かつ柔軟なバッファ・リリース・ポイントにより、決定論的なレイテンシを実現

ADC と FPGA との間の SERDES レーンは、長さが一致する必要はありません。JESD204B の同期手法により、遅延の 変動は吸収されます。

#### 2.3.1 複数の JESD204B の同期要件

JESD204B システム環境では、JESD204B TX ブロックから RX ブロックへのデータ転送はマルチフレームで行われま す。これらのマルチフレームは、JESD204BのRXおよびTXブロックの内部にあるローカル・マルチフレーム・クロック (LMFC)のエッジに揃えられます。LMFCの概念と、それに関連する揃えの要件は、決定論的なレイテンシと複数のデバ イスの同期を必要とするアプリケーションで重要です。決定論的なレイテンシを実現するには、複数のデバイスが同期され ている、または JESD204B システム環境内の各 JESD204B デバイスの LMFC が確実に揃えられている必要がありま す。各 JESD204B デバイスの LMFC は SYSREF 信号によって揃えられます。この信号は、JESD204B システム全体 で共通のソースからグローバルに生成されます。システムのすべてのデバイスの LMFC が揃えられると、デバイスは同期 され、データ転送は同じ速度で同時に行われます。 複数の JESD204B デバイスを同期するための標準的なセットアップ を、図 2-2 に示します。このようなクロック・ソースの同期には、次のような条件があります。

- 1. ADC12DJ3200-SP の各デバイスで、デバイス・クロックとサンプリング・クロック (DCLK) の位相が揃っている
- 2. 各 DCLK に対する位相内 SYSREF が、ADC の SYSREF セットアップおよびホールド時間を満たしている
- 3. システムで複数の FPGA を使用する場合、FPGA CLK と FPGA SYSREF が位相内である

この設計では、ADC12DJ3200-SP は JMODE3 で動作し、最高サンプリング・クロックは 3.2GHz です。 ADC12DJ3200-SP データシートの計算に基づき、必要な FPGA クロックは 160MHz、SYSREF 周波数は 20MHz で す。これらは、推奨されるクロック設計の TIDA-010191 によって生成されます。

6



図 2-2. 複数の JESD204B および JESD204C デバイスの同期の標準セットアップ

### 2.3.2 クロック・ツリーの設計

### 2.3.2.1 クロック周波数の計画

ボードから、JESD204B 準拠のクロック出力が ADC12DJ3200QML-SP に与えられます。ADC の SNR はクロック・ジッ タの影響を直接受けるため、ADC を使用してクロッキング・ボードの性能を分析します。ADC12DJ3200QML-SP は、最 大 3.2GHz のクロック周波数で動作できます。LMK04832-SP はシングル PLL モード (PLL2) に構成されており、 LMX2615-SP デバイスへの SYSREF\_REQ 信号と SYNC 信号を生成します。このリファレンス・デザインの LMK04832-SP は、FMC+ アダプタ・ボードを経由して、FPGA リファレンス・クロック、コア・クロック、SYSREF を TSW14J57 キャプチャ・カードに供給するためにも使用されます。クロック・リファレンスとコア・クロックの周波数はどちらも 160MHz で、SYSREF の周波数は 20MHz です。また、アダプタ・ボードは、データ・コンバータ EVM とキャプチャ・カー ドとの間のインターフェイスとして機能すると同時に、ADC データ・レーンを FPGA に接続します。

ADC12DJ3200EVMCVAL はデュアル・チャネル・モード (JMODE3) で動作し、1 つのチャネルへの入力のみが供給さ れ、対応する ADC コアからの出力がキャプチャされます。LMK61E2 により、CDCLVP111-SP 経由で LMX2615-SP RF PLL クロック・シンセサイザ・デバイスに対して 100MHz の入力リファレンス周波数が供給されます。位相検出器の周 波数も 100MHz に変更されます。ADC 入力では、SNR 測定用のさまざまな入力信号を利用できます。結果について は、セクション 4、「テストと結果」を参照してください。

7



グロッグ・リファレンスLMK04832-SP グロッグ PLL2 モードLMX2615-SP PLL シンセサイザADC クロッキングFPGA グロックへグロッグ・リファレンスを選択グロック入力 / 出力の一覧表示グロック入力とクロック出力グロックの入力 / 出力グロックの入力 / 出力その他のオブション:人力 REF (OSCin) - 100MHz 出力/ロック?LMX2615-1: 人力 REF (OSCin) - 100MHzサンブリング・グロック.3.2GHzFPGA REFCLK - 160MHz2. プログラマブル発振器 (LMK6E12) - 100MHz 3. 外部リファレンスCLKout1 - LMX2615-1: SYSREF_REQ1 (20MHz)LMX2615-1: SYSREF_REQ1 (20MHz)サンブリング・グロック.3.2GHzFPGA REFCLK - 160MHz3. 外部リファレンスCLKout1 - LMX2615-1: SYSREF_REQ2 (20MHz)CLKout3 - LMX2615-1: SYSREF_REQ2 (20MHz)SYSREFREQ - SYSREFREQ - SYSREF_REQ1SYSREF - 20MHzSYSREF - 20MHzCLKout4 - FPGA2 REFCLK CLKout5 - LMX2615-1 SYNC1CLKout5 - LMX2615-1: SYNC1SYSREF - 20MHzSYSREF - 20MHzFPGA SYSREF - 20MHzCLKout5 - LMX2615-1 CLKout5 - FPGA2 CCRECLKCORECLKRFoutA - ADC1 CLK RFoutB1 - ADC1 SYSREF LLMX2615-2: 入力 REF (OSCin) - 100MHz SYNC - SYNC2 SYSREFREQ - SYSREFREQ - SY		表 2	-1. ルーノ・ノイルダの構成	K.	
クロック、リファレンスを選択         クロック入力 / 出力の一覧表示         グロック入力 / とりつック、力 / 出力         グロックの入力 / 出力         グロックの入力 / 出力           その他のオブション:         入力 REF (OSCin) - 100MHz         LMX2615-1:         サンプリング・クロック:3.2GHz         FPGA REFCLK - 160MHz           2. プログラマブル発振器 (LMK6E12) - 100MHz         CLKout1 - LMX2615-1         SYNC - SYNC1         SYSREF - 20MHz         FPGA CORECLK - 160MHz           3. 外部リファレンス         SYSREF_REQ1 (20MHz) CLKout3 - LMX2615-2         SYSREF_REQ1         SYSREF_REQ1         BD/Dロック: CLKout3 - LMX2615-2         SYSREF_REQ1           SYSREF_REQ2 (20MHz) CLKout4 - FPGA2 REFCLK CLKout5 - LMX2615-1         SYSREF_REQ1         BD/Dロック: CLKout4 - FPGA2 REFCLK         RFoutA1 - ADC1 SYSREF         RFoutA1 - ADC1 SYSREF         AD/D REF (OSCin) - 100MHz         SYSREF_REQ2           CLKout5 - FPGA2 CORECLK         CORECLK         SYSREF_REQ2         AD/D REF (OSCin) - 100MHz         SYSREF_REQ2         AD/D REF (OSCin) - 100MHz         SYSREF_REQ2         AD/D REF (OSCin) - 100MHz         SYSREF REQ2	クロック・リファレンス	LMK04832-SP クロック PLL2 モード	LMX2615-SP PLL シンセサイザ	ADC クロッキング	FPGA クロッキング
<ul> <li>その他のオプション:</li> <li>ハカ REF (OSCin) - 100MHz 出カクロック:</li> <li>VCXO</li> <li>ビカクロック:</li> <li>アログラマブル発振器 (LMK6E12) - 100MHz</li> <li>SYSREF_REQ1 (20MHz)</li> <li>N 外部リファレンス</li> <li>A 小都リファレンス</li> <li>CLKout1 - LMX2615-1 SYSREF_REQ2 (20MHz)</li> <li>CLKout3 - LMX2615-2 SYSREF_REQ2 (20MHz)</li> <li>CLKout4 - FPGA2 REFCLK CLKout5 - LMX2615-1 SYNC1</li> <li>CLKout6 - FPGA2 CORECLK</li> <li>CLKout3 - FPGA1 CORECLK</li> <li>CLKout1 - FPGA1 CCRECLK</li> <li>CLKout1 - FPGA1 CCRECLK</li> <li>CLKout1 - FPGA1 CCRECLK</li> <li>CLKout1 - FPGA1 REFCLK CLKout1 - FPGA1 REFCLK</li> <li>CLKout1 - FPGA1 REFCLK CLKout1 - FPGA1 REFCLK</li> <li>SYSREF_REQ2</li> <li>SYSREF_REQ2</li> <li>SYSREF_REQ2</li> <li>SYSREF_REQ2</li> <li>SYSREF_REQ2</li> <li>CLKout1 - FPGA1 REFCLK</li> <li>SYSREF_REQ2</li> <li>SYSREF_REQ3</li> <li>SYSREF_REQ4</li> <l< td=""><td>クロック・リファレンスを選択</td><td>クロック入力/出力の一覧表示</td><td>クロック入力とクロック出力</td><td>クロックの入力/出力</td><td>クロックの入力/出力</td></l<></ul>	クロック・リファレンスを選択	クロック入力/出力の一覧表示	クロック入力とクロック出力	クロックの入力/出力	クロックの入力/出力
	その他のオプション: 1. VCXO 2. プログラマブル発振器 (LMK6E12) - 100MHz 3. 外部リファレンス	入力 REF (OSCin) - 100MHz 出力クロック: CLKout1 - LMX2615-1 SYSREF_REQ1 (20MHz) CLKout3 - LMX2615-2 SYSREF_REQ2 (20MHz) CLKout4 - FPGA2 REFCLK CLKout5 - LMX2615-1 SYNC1 CLKout5 - LMX2615-1 SYNC1 CLKout7 - FPGA2 SYSREF CLKout7 - FPGA2 SYSREF CLKout7 - FPGA1 SYSREF CLKout9 - FPGA1 SYSREF CLKout10 - FPGA1 REFCLK CLKout10 - FPGA1 REFCLK CLKout11 - LMX2615-2 SYNC2	LMX2615-1: 入力 REF (OSCin) - 100MHz SYNC - SYNC1 SYSREFREQ - SYSREF_REQ1 出力クロック: RFoutA1 - ADC1 CLK RFoutB1 - ADC1 SYSREF LMX2615-2: 入力 REF (OSCin) - 100MHz SYNC - SYNC2 SYSREFREQ - SYSREF_REQ2 出力クロック: RFoutA2 - ADC2 CLK RFoutB2 - ADC2 SYSREF	サンプリング・クロック:3.2GHz SYSREF - 20MHz	FPGA REFCLK - 160MHz FPGA CORECLK - 160MHz FPGA SYSREF - 20MHz

#### ...

### 2.3.2.2 クロック・ツリーのコンポーネント

構成オプションを含む TIDA-010191 クロック・ツリーの簡略化されたブロック図を、図 2-3 に示します。このクロック・ツリー には、リファレンス生成、クロック・リファレンス・バッファ、クロック分配、PLL シンセサイザなど、いくつものセクションが含ま れており、低ノイズで高性能の JESD204B 準拠クロックを生成します。





クロック・リファレンス入力には2つのオプションがあります。

- 最初の、推奨されるオプションは、外部クロック・リファレンスです。外部クロック・リファレンスを使用すると、最終的な設計で求められるターゲット・クロックに接続でき、クロック信号パスのパフォーマンス評価時にクロック・リファレンスが影響を及ぼす可能性を最小限に抑えることができます。このドキュメントのテストでは、Wenzel 製の発振器 (100MHz)を、非常に低い位相ノイズのクロック・ソースとして使用しています。
- 2つ目のオプションは、産業グレードの発振器からのオンボード・クロック・リファレンスを使用することです。この設計では、プログラマブル・クロック・ジェネレータ LMK61E2 を使用します。このデバイスは、大規模な試験装置なしでサブシステムを評価するのに役立ちます。LMK61E2 はテストのみを目的としており、放射線性能は定義されていません。

#### 2.3.2.2.2 クロック・リファレンス・パッファ

クロック分配では、1 次クロックから個別のクロック・デバイスやクロック・マルチプライヤまでの間にいくつかのトポロジが可能です。可能なトポロジのうち 2 つを、図 2-4 にオプション A および B として示します。オプション A では、1 次クロックがシステム・クロック・デバイスに複製されてから、個別のマルチプライヤに展開されます。オプション B では最初に展開が行われてから、システム・クロック、すべてのクロック・デバイス、およびマルチプライヤが 1 次クロックの個別のコピーを取得します。

この設計では、クロック・パス内のシーケンシャル・ステーションの数が少なく、ノイズが小さいことが期待されるため、オプション B が選択されています。



図 2-4. クロック分配オプションの A および B

クロック・リファレンスをバッファリングする場合、CDCLVP111-SP はデータシートで特性化および文書化された重要なパラメータをすべて備えているため、適切な選択肢です。代替として使用できる各種のデバイスと比べても、このデバイスによって増えるノイズは最も小さくなります。

また、図 2-5 に示すように、1:4 パワー・スプリッタを使用して、純粋なパッシブ・クロック分配を行うための機能も備えています。このため、両方の設計を比較できます。この比較は、このリファレンス・デザインで行う測定の一部ではありません。

9





図 2-5. パワー・スプリッタを使用したパッシブ・クロック分配

#### 2.3.2.2.3 クロック分配

マルチチャネルの JESD204B の設計では、複数の PLL シンセサイザを同期するために、データ・コンバータ、FPGA クロック、SYSREF、SYNC 制御信号のクロック供給に使用される、低ノイズで高周波のデバイス・クロックである各種クロックが必要です。この設計では、システム・クロック・デバイス LMK04832-SP を使用して、FPGA クロック、FPGA SYSREF 信号、データ・コンバータの主な SYSREF 信号、複数の LMX2615-SP デバイスへの SYNC 信号を生成します。1 次 SYSREF 信号は LMX2615-SP デバイスの SYSREF\_REQ 入力に供給され、LMK04832-SP によって制御される 1 次 SYSREF として機能します。

LMK04832-SP は、OSCin で 100MHz の入力を持つ PLL2 シングル・ループ・モードで動作し、内部 SYNC および分 周器のリセット後に位相内クロックを生成します。LMK04832-SP は、3.2GHz で動作する内部 VCO を使用して、 160MHz の FPGA クロックと、20MHz の SYSREF を生成します。

#### 2.3.2.2.4 周波数合成

このリファレンス・デザインには、ジッタ性能要件に基づき、LMK04832-SP または LMX2615-SP を使用して高速クロック を生成するための 2 つのオプションがあります。LMX2615-SP は、LMK04832-SP に比べて位相ノイズ性能が優れてい ます。このため、LMX2615-SP を使用して 3.2GHz の高周波クロックを生成します。両方の LMX2615-SP デバイスは、 クロック・バッファ CDCLVP111-SP を経由して 100MHz の位相内リファレンス・クロックを受信し、VCO 同期モードで動 作して出力を同期し、SYSREF リピータ・モードで動作して LMK04832-SP からの制御信号をルーティングして通過させ ます。LMX2615-SP では、出力クロック位相を定義された位置に揃えるため、SYNC 入力に正のエッジが必要です。この 信号は、LMK04832-SP からパルス・モードで、SDCLKout 上で供給されます。LMX から SYSREF を出力するのと同様 に、デバイスは SYSREF リピータ・モードで動作し、LMK デバイスから SYSREF\_REQ 入力で入力を受け取ります。

### 2.3.2.3 位相遅延の調整オプション

クロッキングの設計は、デバイスのクロック間の遅延をコントロールできるよう柔軟に設計します。これによって、SYSREF のセットアップおよびホールド時間を維持し、チャネル間で一貫した低スキューを実現できます。LMX2615-SP は SYSREF 遅延ステップが 9ps で、デバイス・クロックの遅延を提供するための MASH SEED 機能があります。

DCLK 間の遅延を調整して、レイテンシを決定論的にするには、LMX2615-SP の MASH SEED 機能を使用します。 SYSREF クロック信号間にスキューが存在する場合は、SYSREF 遅延を使用して SYSREF を調整し、スキューを最小限に抑えます。



#### 図 2-6. クロックと SYSREF のアライメント

ADC12DJ3200-SP にはアパーチャ遅延 (tad) 機能があり、入力クロックで遅延を提供してスキューを調整することもできますが、この設計では入力クロック自体によって遅延が調整されます。

#### 2.3.2.4 位相ノイズの最適化

アナログ信号チェーンの性能は、クロックの位相ノイズとジッタ性能に依存し、これらはデータ・コンバータの SNR、 ENOB、SFDR に影響する可能性があります。このため、クロックの位相ノイズを最適化し、ジッタを最小限にします。

LMX2615-SP 最適化ループ・フィルタは、PLLatinum<sup>™</sup> シミュレーション・ツールで、位相ノイズを最小化するようにプログラムできます。この設計では、ループ・フィルタは LMX2615-SP EVM コンポーネントと同じ状態に維持されます。



表 2-2. LMX2615-SP の設計パラメータ				
パラメータ	值			
VCO ゲイン	132MHz/V			
ループ帯域幅	285kHz			
位相マージン	65°			
C1_LF	390nF			
C2_LF	68nF			
C3_LF	オープン			
C4_LF	1.8nF			
R2	68Ω			
R3_LF	ΟΩ			
R4_LF	18Ω			
チャージ・ポンプ・ゲイン	15mA			
位相検出器周波数	200MHz			
VCO 周波数	15GHz 向けに設計されていますが、全周波数範囲で動作します			

ADC の SNR は、外部クロックのジッタと内部 ADC のアパーチャ・ジッタにより低下します。 ADC の SNR は、合計ジッタ により制限され、次のように計算されます。

 $SNR(ADC) = -20 \times log(2 \times \pi \times f_{input} \times t_{iitter}) dBc$ 

(1)

クロッキング性能に対する ADC12DJ3200-SP の SNR 性能を計算するため、テキサス・インスツルメンツは ADC 用のジ ッタおよび SNR カリキュレータを搭載したツールを提供しています (JITTER-SNR-CALC)。図 2-7 は、計算結果を含む スクリーンショットです。

			PLL						ADC		
		Device Pare	ameters		Notes			Device Pa	rameters		Notes
Part#	LMX2	2594	LMX26	15-SP	Select from list or input values	Part #	ADC12D	J3200	Custom AD	C Inputs	Select from list or input values
Fo	3200	MHz			Will be set by ADC	# of bit	12				
Fpfd	100	MHz		MHz		Fclk	3200	MHz	3200	MHz	Sample rate
NormInBand	-231	dBc/Hz	-231	dBc/Hz		FS	0.8	Vpp		Vpp	
NosieFloor	-160	dBc/Hz		dBc/Hz	· · · · · · · · · · · · · · · · · · ·	Back-off	1	dB		dB	
Loop BW	1	MHz		MHz		Dec	1		1		Decimation
						DR	3200	Msps			Data rate
Fmin	10	kHz		kHz	Min integration limit	SNR	56	dBFs		dBFs	
Fmax	3200	MHz		GHz	Max integration limit	THD	80	dBFs		dBFs	
PNrnmInBand	-61	dBc			[Fmin,BW]	SINAD	56.0	dBFs			SNR+THD
PNrmsFloor	-65	dBc			[BW, Fmax]	ENOB	9.0				
PNrmsSSB	-59	dBc			Single Side Band						
						Fin	4997	MHz	4997	MHz	
PNrms	-56	dBc			Dual Side band	Tja	50	fs		fs	
Orms	1.5	mrad									
Tjclk	75	fs				Tj	90	fs			Tja+Tjclk
Note: Bold is calc	ulated value	6				SNR*	50.5	dBFs			
						SINAD*	50.5	dBFs			
						ENOB*	8.1				

図 2-7. ジッタから SNR へのツールのスクリーンショット



### 2.3.2.5 シングル・イベント効果 (SEE) の検討事項

このリファレンス・デザインでは、ADC12DJ3200QML-SP RF サンプリング ADC が、クロック・ツリーを供給する対象のデ ータ・コンバータです。シングル・イベント・アップセット (SEU) の詳細と、SEU の処理方法については、 ADCDJ3200QML-SP データシート: 『ADC12DJ3200QML-SP 6.4GSPS シングル・チャネルまたは 3.2GSPS デュア ル・チャネル、12 ビット、RF サンプリング A/D コンバータ (ADC)』を参照してください。

JESD204B では、SYSREF を連続 (周期とも呼ばれます)、ギャップ付き周期、ワンショット信号と、さまざまなモードに構成できることが説明されています。連続モードでは連続的な出力を行えます。このモードでは SYSREF からデバイス・クロックへのクロストークが発生することから、設計で避けることが必要な場合もありますただし、ADC12DJ3200QML-SP のデータシートでは、常に連続 SYSREF を使用して、SEU が発生する可能性がある内部クロックやカウンタを迅速に回復できるようにすることを推奨しています。

この時間は、SYSREF からデバイス・クロックへのクロストークの懸念を最小限に抑えるため、カップリングによるスプリアス 性能の劣化の制限をできるだけ長く、しかしシステム要件内で回復するのに十分なだけ短くします。SYSREF は、SEU の後にトランスミッタ (ADC12DJ3200QML-SP) とレシーバ (FPGA または ASIC) の両方を回復するのに役立ちます。そ の他の推奨事項については、ADC12DJ3200QML-SP データシートの「シングル・イベント・アップセット (SEU)」セクショ ンを参照してください。

この設計では、クロック・ツリーのコア (LMK04832-SP、LMX2615-SP) とターゲットのデータ・コンバータ (ADC12DJ3200QML-SP) には、LET ≧ 80MeVcm<sup>2</sup>/mg までシングル・イベント機能割り込み (SEFI) がありません。これ らのデバイスの放射線性能の要約を、表 2-3 に示します。

パラメータ	ADC12DJ3200QML-SP	LMK04832-SP	LMX2615-SP	CDCLVP111-SP
TID LDR 特性 [krad(Si)]	該当なし	100	100	75
TID HDR 特性 [krad(Si)]	300	100	100	100
TID RLAT/RHA = [krad(Si)]	300	100	100	
SEL 耐性 [MeV·cm²/mg]	120	120	120	69.2
SEFI 耐性 [MeV·cm²/mg]	120	120	120 (ピン・モード)	_
SEE 特性 [MeV·cm²/mg]	120	120	120	65.3

#### 表 2-3. 放射線性能の要約

デバイス固有の詳細情報については、TI.com のプロダクト・フォルダで一般に利用可能なシングル・イベント効果 (SEE) レポートを参照してください。



### 2.3.2.6 MIMO システム用クロック・ツリーの拡張

このリファレンス・デザインでは、2 つの ADC12DJ3200QML-SP RF サンプリング ADC にクロッキングと同期を行うことを 中心としていますが、ほとんどのシステムでは通常、多くの ADC と DAC を組み合わせて複数の高速データ・コンバータ に対してクロッキングと同期を行う必要があります。

2 チャネルを超えるマルチチャネル・システムのクロック・ツリーをスケーリングするには、図 2-10 に示すように、ツリー構成 やデイジー・チェーン構成など、さまざまなクロック・アーキテクチャを検討してください。

デイジー・チェーン構成では、最初にクロッキング・ボードが外部クロック・ソースから高周波のリファレンス信号を受信し、 同期された高周波クロックを生成してから、次のクロッキング・ボードに同じリファレンス信号を SYNC 信号とともに分配し て、2 つのクロッキング・ボードを同期します。逆に、クロック・ツリー構成では、1 つの 1 次基板 (例:LMK04832EVM-CVAL) が外部クロック・ソースから高周波のリファレンス信号を受信します。このリファレンス信号は、2 次側デバイスを同 期するための SYNC 信号とともに、2 次側ボード (クロッキング・ボード) に分配されます。



#### 図 2-10. クロック分配構成の例

これらの構成の例については、次に示す産業用グレードのリファレンス・デザインを参照してください。

- ・ デイジー・チェーン:レーダーおよび 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン (TIDA-01024)
- ツリー:レーダーおよび 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン (TIDA-01023)

### 2.3.3 パワー・マネージメント

リファレンス・デザインの一部として、主に放射線強化された電源クロック・ツリーを開発し、クロック・ツリーの主要な要素に 電力を供給しました。さらに、このツリーには産業用グレードのデバイスを使用してプログラミング・インターフェイスに電力 を供給する部分がありますが、これは放射線性能の保証を暗示するものではありません。以下のセクションでは、製品の 選択と設計の選択肢について説明します。

#### 2.3.3.1 電源設計の検討事項

低ノイズ電源は、アナログ・フロント・エンドの性能に重要です。電源からアナログ・フロント・エンドへのノイズ結合パスを、 図 2-11 に示します。 図 2-11 には、電源ノイズがデータ・コンバータの出力スペクトルに及ぼす影響も示されています。 以前に説明したように、データ・コンバータのスペクトルには、電源ノイズに起因する 2 つの成分があります。

- 直結周波数成分
- 変調周波数成分

堅牢な設計を行うには、次の点を考慮します。

- ソースでノイズを低減する
- 結合パスを除去または最小化する
- ノイズに対する負荷の感受性を下げる

アナログ・フロント・エンドでは、データ・コンバータのクロック電源レールとアナログ電源レールに、低ノイズの電源が必要です。DC/DC コンバータにポスト・レギュレータを使用する、DC/DC コンバータの出力を適切にフィルタリングするなど、必要な予防措置を講じてください。

DC/DC コンバータの後に LDO が続く場合、サイズと熱性能の点でトレードオフがあります。複数のスイッチ・モード電源 が同期している場合、これによってビート周波数と EMI を低減できます。





#### 2.3.3.2 放射線耐性強化 (Rad-Hard) 電源ツリー

このリファレンス・デザインで使用されるクロッキング・デバイスは、主に 3.3V の電源電圧を必要とします。低ノイズの 3.3V 電源を供給することが、電源ツリーの主な目的です (図 2-12 を参照)。さらに、電源は GEO 軌道における何年ものミッシ ョンについて、一般的な放射線耐性の要件を満たす必要があります。この具体的なケースでは、すべての電源ツリー IC が放射線耐性を持ち、次の放射線仕様を満たすか、それを上回っています。

- 総照射線量 (TID) 特性 = 100krad (Si)
- 放射線耐性保証 (RHA) / RLAT = 100krad (Si)
- 中性子変位損傷 (NDD) 特性 = 1 × 10<sup>13</sup>n/cm<sup>2</sup> (1MeV 相当)
- LET = 75MeV/cm<sup>2</sup>/mg までの SEL、SEB、SEGR 耐性
- LET = 75MeV/cm<sup>2</sup>/mg までの SET、SEFI 特性を規定

注

このリファレンス・デザインは、適切な半導体デバイスを選択しているので、ディスクリート部品 (抵抗、コンデン サ、ダイオード、インダクタなど)は、宇宙認定に関係なく使用されます。





図 2-12. 電源ツリー

電源ツリーを、図 2-12 に示します。この電源ツリーは、左から右の順に、3 種類の放射線耐性強化された電源デバイスを示しています。最初に、TPS7H2201-SP eFuse には、過電流および過電圧保護機能を提供するオプションが内蔵されています。次に、TPS50601A-SP DC/DC 降圧コンバータは 5.0V から 3.8V への効率的な変換を行います。これにより、3.3V LDO で 500mV のヘッドルームが確保され、優れた AC 性能を発揮できます。さらに、TPS7H1101A-SP は 3.8V から 3.3V への変換を行います。差動アンプの 4.5V 電源に対応する LDO である TPS7A4501 は 5V 電源で直接動作します。この低い電流では、スイッチ・モード・コンバータを使用する必要がないためです。

#### 2.3.3.2.1 放射線耐性保証 (RHA) 負荷スイッチ



図 2-13. eFuse の構成オプション

eFuseの設計仕様:

- 冗長化アーキテクチャ
- V<sub>IN</sub> = 5V
- Ioutmax = 6A

R<sub>IL</sub> (Ω) = 45500 / (I<sub>L</sub> (A)) = 7.58kΩ、標準値 7.59kΩ

10% の電源電圧降下 (4.5V) を考慮した計算も行っています。以下の計算は、R<sub>TOP</sub> が 100kΩ のとき、R<sub>BOTTOM</sub> が 11.66kΩ で、標準値が 11.5kΩ に変更されていることを示しています。

 $R_{BOT_{EN}}(k\Omega) \ge 47 / (V_{UVLO_{TRIP}} - 0.47)$ 

ここで

・  $V_{UVLO_TRIP}$  = 4.5V なので、 $R_{BOT_EN}$  = 11.66k $\Omega$ 

R<sub>BOT EN</sub> に選択される標準値 = 11.5kΩ

 $V_{IHEN} \times (R_{EN_{TOP}} + R_{EN_{BOT}}) / R_{EN_{BOT}} \ge V_{IN}$ 

ここで

•  $V_{\text{IHEN}} = 0.61V \ R_{\text{EN TOP}} = 100 k\Omega \ R_{\text{EN BOT}} = 11.5 k\Omega$ 

結果:5.914V≧V<sub>IN</sub>

デバイスの過電圧保護 (OVP) 機能は、OVP ピンに接続された V<sub>IN</sub> からの分圧抵抗を使用して構成できます。OVP のト リップ電圧は、絶対最大 V<sub>IN</sub> 電圧よりも低くする必要があります。OVP ピンの電圧が V<sub>OVPR</sub> を超えると、OVP 機能がトリ ップされ、FET がオフになり、V<sub>OVPF</sub> より低い電圧で FET がオンに維持されます。

 $R_{BOT_{EN}}(k\Omega) \ge 63 / (V_{OVP_{TRIP}} - 0.63)$ 

ここで

V<sub>OVP TRIP</sub> = 6.5V なので、R<sub>BOT EN</sub> = 10.7kΩ

 $V_{OVPF} \times (R_{EN_{TOP}} + R_{EN_{BOT}}) / R_{EN_{BOT}} \ge V_{IN}$ 

ここで

•  $V_{OVPF} = 0.5V$ ,  $R_{EN_{TOP}} = 100k\Omega$ ,  $R_{EN_{BOT}} = 10.7k\Omega$ 

結果:5.17V≧V<sub>IN</sub>

このスイッチは、オン / オフ入力 (EN) により制御されます。





,

(3)

(2)

(5)

(4)



(6)

### 2.3.3.2.2 放射線耐性保証 (RHA) DC/DC 降圧コンバータ

3.3V デバイスすべてに高精度の電力を供給するため、プリレギュレータとして降圧コンバータを使用します。これにより、 ドロップ電圧を下げることで LDO の発熱を低減できます。この方法で、低ノイズ電源、降圧コンバータと LDO のカスケー ド接続、または一連の LDO に対しての、大幅にノイズが低減されたクロック生成の要求を満たすことできます。

コンバータの設計仕様:

- V<sub>IN</sub> = 5V
- V<sub>OUT</sub> = 3.8V
- I<sub>outmax</sub> = 4A
- F<sub>SW</sub> = 500kHz
- $R_{TOP} = 10k\Omega$ ,  $R_{BOT} = 2.64k\Omega$

 $R_{BOTTOM} = V_{REF} / (V_{OUT} - V_{REF}) \times R_{TOP}$ 

ここで

- V<sub>REF</sub> = 0.804V
- V<sub>OUT</sub> = 3.8V
- R<sub>TOP</sub> = 10kΩ
- R<sub>BOTTOM</sub> = 2.683kΩ
- 標準値 = 2.64kΩ



### 図 2-15. 降圧プリレギュレータ

補償値は WEBENCH<sup>®</sup> Power Designer で決定され、TINA-TI の平均モデルによるシミュレーションで検証されたものです。



図 2-16. TPS50601A 降圧レギュレータ用のシミュレーション・ベンチ

図 2-17 は、シミュレーションから得られた位相マージンが 57.86°であることを示しています。



#### 図 2-17. 選択したパッシブ部品を使用した TPS50601A の位相とゲイン

TPS50601A-SP 放射線耐性が強化された 3V~7V 入力、6A の同期整流降圧コンバータのデータシートの、周波数補 償用の小信号モデルについて解説しているセクションの式を使用して、目的の仕様に応じたデバイスのループ補償成分 の値を再計算します。

#### 2.3.3.2.3 放射線耐性保証 (RHA) 低ドロップアウト (LDO) レギュレータ

RHA LDO のポートフォリオには、このアプリケーションに適した設計のデバイスとして、TPS7A4501-SP と TPS7H1101-SP の 2 つがあります。

この2つのデバイスのうち、TPS7A4501-SPは、電流能力が0.75Aと小さい代わりに電源リップル除去性能が向上しています。このデザインでは、低消費電力でクリーンな電源を必要とするデバイス用のレギュレータとしてTPS7A4501-SPを使用します。LMH5401-SP完全差動アンプは、このパスを経由して電力を受け、クロック・バッファとして使用されます。 クリーンな電源により、クロックの追加ジッタが低減されます。

TPS7H1101-SP は、クロック・シンセサイザ LMX2615-SP の 3.3V レール、中央クロック分配、ジッタ・クリーナ回路 LMK04832-SP、CDCLVP111-SP、およびクロック終端抵抗ネットワークに電力を供給します。3A の電流供給を選択した とき、必要な電流の量は TPS7A4501-SP および TPS7H1101-SP の能力を超えています。両方の LDO の計算につい ては、セクション 2.3.3.2.3.1 およびセクション 2.3.3.2.3.2 を参照してください。

#### 2.3.3.2.3.1 3.3V リニア・レギュレータ

LDO の設計仕様:

- V<sub>IN</sub> = 3.8V
- V<sub>OUT</sub> = 3.3V
- I<sub>outmax</sub> = 2A
- $R_{TOP} = 51.1 k\Omega$ ,  $R_{BOT} = 11.5 k\Omega$

 $V_{OUT} = ((R_{TOP} + R_{BOTTOM}) \times V_{FB})/R_{BOTTOM}$ 

ここで

•  $V_{FB} = 0.605V$ ,  $V_{OUT} = 3.3V$ ,  $R_{TOP} = 51.1k\Omega$ 

R<sub>BOTTOM</sub> = R<sub>TOP</sub> / ((V<sub>OUT</sub> / V<sub>FB</sub> - 1)) = 11.47kΩ、標準値 = 11.5kΩ

(7)



(8)





LDO のイネーブル・ピンは、電源シーケンス用に TPS50601A-SP パワー・グッド・ピンに接続されています。LDO の出 力電流は 1A を上回るため、デバイスのスペクトル・ノイズを比較的低く保つために、最小ドロップアウト電圧は 500mV に 決められています。

#### 2.3.3.2.3.2 4.5V リニア・レギュレータ

LDO の設計仕様:

- V<sub>IN</sub> = 5V
- V<sub>OUT</sub> = 4.5V
- I<sub>outmax</sub> = 0.75A
- $R_{TOP} = 8.71 k\Omega R_{BOT} = 3.25 k\Omega$

 $V_{OUT} = ((R_{TOP} + R_{BOTTOM}) \times V_{FB}) / R_{BOTTOM}$ 

ここで

- V<sub>FB</sub> = 1.21V
- V<sub>out</sub> = 4.5V
- R<sub>BOT</sub> = 3.25kΩ

### $R_{TOP} = V_{out} / V_{FB} R_{BOT} - R_{BOT} = 8.84 k\Omega$ 、R547 の値 49.9 $\Omega$ を減算した後で、標準値 = 8.66 k $\Omega$ 。



図 2-19. TPS7A4501 を使用した 4.5V 電源用の 0.75A LDO

### 2.3.3.3 過電流検出回路

アプリケーションに必要な合計電流は可変で、構成によって異なります。誤構成によるブラウンアウトの可能性を予測するため、電流検出アンプと過電流コンパレータが取り付けられています。INA901-SPは、ハイサイド(正のレール)シャント抵抗を検出し、電流を電圧に変換してさらに分析を行うように設計されています。このデバイスは、TP37でタップできます。感度は、1V/システム全体の電流のアンペア数です。



図 2-20. 電源電流の検出

~



# 3 ハードウェアとソフトウェアの使用開始

3.1 ハードウェアの構成

### 3.1.1 クロッキング・ボードのセットアップ

マルチチャネル TIDA-010191 クロッキング・ボードを、図 3-1 に示します。



図 3-1. TIDA-010191 のクロッキング・ボード

### 3.1.1.1 電源

このボードには、+5V 電源オプションが 2 つあります。電源コネクタ J44 は 1 次電源入力、J47 は冗長電源入力です。 現行のボードには冗長性が組み込まれておらず、U27 (2 番目の eFuse) は実装されていません。1 次側コネクタ J44 に 電源を挿入する必要があります。2A の電流制限で電源を +5V に設定します。

### 3.1.1.2 入力リファレンス信号

入力リファレンス信号をセットアップするときは、次のオプションを使用します。

- オプション 1:オンボード・リファレンス LMK61E2 (U2) はジャンパ J16 を使用して起動され、156MHz の LVDS 出力 を生成するよう工場出荷時にプログラムされています。U2 は、I2C インターフェイスを使用して異なるクロック周波数を 生成するようにプログラムできます。クロッキング・ボードには CDCLVP111-SP クロック・バッファ (U9) が搭載されてお り、U2 または外部リファレンス Y1 からのリファレンス入力を選択して、ボード上のクロッキング・デバイスに分配します。 U9 は、ジャンパ J30 のピン 2~3 にある短いジャンパを使用して、LMK61E2 リファレンスを選択できます。J8 の短い ジャンパを取り除いて、電源を Y1 と絶縁します。
- オプション 2:外部リファレンス信号を OSCin\_P および OSCin\_N コネクタに接続します。外部リファレンスを接続する とき、J8 の短いジャンパを取り除いて Y1 の電源をオフにし、C87 を取り外します。外部リファレンス・クロックを使用す

る場合、J30 が U13 リファレンス・クロック・バッファをイネーブルにする必要があるので、J30 のピン 1~2 に短いジャンパを配置します。同時に、ジャンパ J16 を取り除いて、電源を U2 と絶縁します。

- オプション 3:ジャンパ J8 を使用してオンボードの VCXO Y1 に電源を投入し、R39 を取り除いて OSCIN\_N コネク タに 50Ω を接続することで、100MHz の信号をクロック・バッファ (U9) の CLK0\_P ピン入力に出力します。J30 のピン 1~2 に短いジャンパを配置し、クロック供給デバイスにリファレンスを分配します。同時に、ジャンパ J16 を取り除い て、電源を U2 と絶縁します。
- オプション 4:LMK04832-SP がシングル PLL モード (PLL2) で動作する場合は、上記のオプションのいずれかを使用します。LMK04832-SP が分配モードまたはデュアル PLL モードで動作する場合は、動作入力周波数に応じて外部リファレンスを J6、J10、J5 のいずれかに接続します。次に、LMH5401-SP ベースのアクティブ・バラン (U6)とオンボードのパッシブ・バラン (U40) のどちらかを選択します。最後に、C79 と C80、または C38 と C3 を配置して、U1 のCLKin1 ピンへのパスを選択します。分配モードで動作するときは、ジャンパ J8 を取り除いて Y1 の電源をオフにします。分配モードで、入力周波数が 3GHz を超えるときは、J5 コネクタを経由する外部クロック入力を LMK04832-SP の Fin0 ピンに供給し、R553 と R554 を経由して外部クロックを接続し、R555 と R556 を取り除くことができます。

#### 3.1.1.3 入力同期信号

LMK04832-SP 分割器をリセットするには、外部同期信号を外部の J2 および J3 コネクタに接続します。LMK04832-SP の PLL1 の追加リファレンスとして、同じ入力を使用できます。

### 3.1.1.4 出力信号

次の一覧は、出力信号コネクタについての説明です。

- RFoutAP1、RFoutAM1、RFoutAP2、RFoutAM2の各コネクタはDCLKを生成し、位相ノイズ測定のため位相ノイズ・アナライザに接続されます。また、ADC評価基板に外部クロックとして接続され、SNRを測定します
- RFoutBP1、RFoutBM1、RFoutBP2、RFoutBM2の各コネクタは、ADC EVM との低周波数 SYSREF 信号インター フェイスを生成します
- コネクタ J32 および J33 は、2 つの TSW14J57 キャプチャ・カード用の FPGA CLK と SYSREF を生成します

#### 3.1.1.5 プログラミング・インターフェイス

USB ミニ・ケーブルをオンボードの USB コネクタ J17 に接続し、PC をテストして、TIDA-01019x ソフトウェア・グラフィカル・ユーザー・インターフェイス (GUI) を使用して TIDA-010191 クロック・ボード・デバイスをプログラムします。

#### 3.1.1.6 FMC+ アダプタ・ボードのセットアップ

FMC+ アダプタ・ボードは、ADC12DJ3200EVMCVAL EVM や TSW14J57EVM と接続して、データレーンをパススル ーします。また、TIDA-010191 クロッキング・ボードまたは ADC12DJ3200EVMCVAL EVM から FPGA クロック、FPGA SYSREF、SYNC を取得するための接続を備えています。図 3-2 の回路図に従って、クロッキング・ボードから FPGA ク ロックと SYSREF を接続します。



図 3-2. FMC アダプタ

#### 3.1.1.7 ADC12DJ3200 EVM のセットアップ

ADC12DJ3200EVMCVAL ハードウェアのセットアップ手順については、ADC12DJ3200EVMCVAL 評価基板のユーザ ー・ガイドを参照してください。

ADC12DJ3200EVMCVALは、ADCへのクロック供給を内部で行うか、外部で行うかを選択できます。DEVCLKの選択は、共有パッド上のコンデンサの配置に基づいて行われます。外部のDEVCLKを使用するには、C49とC52を接続



し、C50 と C51 を取り除きます。外部の SYSREF と ADC を接続するには、R67 を取り除き、R70 を接続して、 TIDA-010191 クロック・ボードからコネクタ J22 に SYSREF を供給します。

### 3.1.1.8 TSW14J57EVM のセットアップ

TSW14J57 EVM ハードウェアのセットアップ手順については、『TSW14J57 JESD204B 高速データ・キャプチャおよび パターン・ジェネレータ・カード』ユーザー・ガイドを参照してください。

### 3.1.1.9 マルチチャネル同期のセットアップ

マルチチャネル同期のセットアップを図 3-3 に示します。ここで、TIDA-010191 クロック・ボードは FMC+ アダプタ経由で 2 つの ADC12DJ3200EVMCVAL と 2 つの TSW14J57EVM に接続されます。このセットアップでは、相互の接続用 に、長さが一致した 3 組のケーブルが必要です。



図 3-3. セットアップの接続

# 3.2 ソフトウェア

### 3.2.1 必要なソフトウェア

このリファレンス・デザインは、次のソフトウェアを使用します。

- HSDC TIDA01019x GUI (TIDA-010191 クロッキング・ボードをプログラムするため)
- ADC12DJ3200EVM-CVAL GUI (ADC12DJ3200EVMCVAL をプログラムするため)
- HSDC Pro (TSW14J57EVM GUI)

### 3.2.2 クロッキング・ボードのプログラミング・シーケンス

TIDA-010191 クロッキング・ボードには FTDI デバイスが搭載されており、ソフトウェア GUI をサポートするには、このデバイスを 1 回プログラムする必要があります。 FTDI ユーティリティの FT-prog が Web からインストールされます。 図 3-4 に示すように、製品の説明は TIDA01019x に設定されています。

EEPROM V FLASH ROM			
FILE DEVICES HELP			
🗋 🧉 👂 Scan and Parse 🛛 F5	1		
Device F Program Ctrl+P	Property	Value	
Device: 0 [Loc ID:0x131]	Manufacturer:	n	
=> FT EEPROM	Product Description:		
-> Chip Details	TIDA01019x		
■→ USB Device Descriptor	Serial Number Enab	led 🕅	
-> USB Config Descriptor	Auto Caparata Sarial		
USB String Descriptors	No:		
I → Hardware Specific	Serial Number	FT3YM5M7	
	Carial Mumber Drefer	ET	
	< Property		
	Property            Product Description            The product description             The product description                Serial Number cannol	on that will appear in the EEPI ble'. Product Description + Ma t be more than 46 characters.	ROM, defau mufacturer
Device Output Device: 0 [Loc ID:0x131]	Property     Product Description     The product description     is USB <-> Serial Cat     Serial Number cannol	on that will appear in the EEP ble'. Product Description + Ma be more than 46 characters.	ROM, defau inufacturer
Device Output <u>Device: 0 [Loc ID:0x131]</u> Word MSB	Property     Product Description     The product description     is USB +-> Serial Cat     Serial Number cannol	on that will appear in the EEP ble'. Product Description + Ma be more than 46 characters.	ROM, defau inufacturer
Device Output <u>Devices 0 [Loc ID:0x131]</u> Word MSB 0000: 8588 0403 6011 0800 320	Control Co	on that will appear in the EEP Der. Product Description + Ma t be more than 46 characters.	ROM, defau inufacturer
Device Output <u>Device: 0 [Loc ID:0#131]</u> Word MSB 0000: 8588 0403 4011 0800 32 0008: 14A0 12B4 0000 0000 00	C Property Product Description The product description is USB ←> Serial Cat Serial Number cannol Serial Number cannol 0 0008 0000 069A 10 0008 0000 069A	on that will appear in the EEPI ble'. Product Description = Ma t be more than 46 characters.	ROM, defau inufacturer
Device Output <u>Device: 0 [Loc ID:0x131]</u> Word MSB 0000: 1880 0403 6011 0800 322 0001: 1286 0000 0000 00 0010: 0316 0054 0049 0048 00 0010: 0316 0054 0049 0048 00	Property           Product Description         The product description           Is USB <-> Serial Cat         Serial Cat           Serial Number cannot         Serial Cat           00 0008 0000 069A            16 0306 0054 0049            11 0030 0031 0030	on that will appear in the EEP ble'. Product Description • Ma to e more than 46 characters.	ROM, defau inufacturer
Device Output Device: 0 [Loc ID:0x131] Word MSB 0000: 8888 0403 6011 0800 322 0008: 16A0 1286 0000 0000 00 0010: 0314 0054 0045 0044 00 0010: 0310 0054 0045 0044 00 0010: 0310 0054 0045 0045 00 0010: 0310 0055 0005 0055 00 00500 0045 0035 0045 0055 00 00500 0055 0055 0055 0055 00 00500 0055 0055		on that will appear in the EEP ble'. Product Description - Ma t be more than 46 characters.	ROM, defau inufacturer
Device Output Device 0 [Loc ID:0x131] Nord MSB 0000: 8388 0403 6011 0800 32: 0008: 1480 1286 0000 0000 00 0010: 0313 0054 0045 0044 00 0018: 0051 0054 0054 0054 00 0028: 0000 0000 0000 0000 0000 000	C Property Product Description The product description is 'USB ↔ Serial Cat Serial Number cannol Serial Number cannol (0.0008 0000 069A (1.0030 0054 0049 (1.0030 0051 0030 (1.0030 0051 0030 (1.0030 0051 0030 (1.0030 0051 0030 (1.0030 0050 0050)	on that will appear in the EEP ble. Product Description - Ma t be more than 46 characters.	ROM, defau

図 3-4. FTDI のセットアップのスクリーンショット

~



クロッキング・ボード・デバイスは HSDC TIDA01019x GUI によってプログラムされ、TIDA-010191 ツール・ページからダ ウンロードできます。



#### 図 3-5. クロック GUI

すべてのデバイスは、低レベル・ビュー・ページに構成ファイルをロードすることで構成されます。

- LMX2615-SP の位相ノイズを測定するには、次の構成を行います。
  - Wenzel のソースから 100MHz の外部リファレンスを提供します
  - LMX2615-SP デバイスは、CDCLVP111-SP 経由でリファレンスを取得します。LMX2615-SP は、位相ノイズを測定するために、100MHz のリファレンス周波数と200MHz の位相検出器周波数用に、さまざまな周波数でプログラムされています
- クロック・スキューを測定するには、次の構成を行います。
  - LMK61E2 は 100MHz にプログラムされます。 低レベル・ビュー・ページでファイルを構成します
  - LMK04832-SP はシングル PLL モードにプログラムされ、100MHz のリファレンスを使用して 20MHz の SYSREF 周波数を生成し、SYSREFREQ 信号と SYNC 信号を両方の LMX2615-SP デバイスに供給します
  - どちらの LMX2615-SP デバイスも、100MHz の位相検出器周波数で共通の構成ファイルを使用してプログラムされ、両方のデバイスから 20MHz の SYSREFout (RFoutB)、リピータ・モードで 3.2GHz の RFoutA および SYSREF を生成します
- ADC12DJ3200-SP の SNR と、複数の ADC 評価基板間のスキューを測定するには、次の構成を行います。
  - LMK61E2 は 100MHz にプログラムされます。低レベル・ビュー・ページでファイルを構成します
    - LMK61E2 100M.cfg
    - LMK61E2\_EEPROM\_Write.cfg
  - LMK04832-SP はシングル PLL モードにプログラムされ、100MHz のリファレンスを使用して 20MHz の SYSREF 周波数を生成し、SYSREFREQ 信号と SYNC 信号を両方の LMX2615-SP デバイスに供給します。また、このデバイスは、TSW14J57 キャプチャ・カード用の FPGA クロックと FPGA SYSREF も生成します
    - Load LMK04832-SP\_160MFCLK\_20MSYSREF\_100MREF.cfg
  - どちらの LMX2615-SP デバイスも、100MHz の位相検出器周波数で共通の構成ファイルを使用してプログラムされ、両方のデバイスから 20MHz の SYSREFout (RFoutB)、リピータ・モードで 3.2GHz の RFoutA および SYSREF を生成します
    - LMX2615-SP\_AB\_3.2G\_100MREF\_SYSREF\_Repeater.cfg

### 3.2.3 ADC12DJ3200CVAL EVM のプログラミング・シーケンス

ADC12DJ3200EVM-CVAL GUI を Tl.com からダウンロードし、ADC12DJ3200EVMCVAL をプログラムします。 ADC12DJ3200-SP と LMK04832-SP は、図 3-6 に示すように、ADC12DJ3200EVMCVAL の SNR 測定用に構成さ れたデバイスです。LMK04832 は、CLKin1 の駆動で SYSREF を直接構成できるよう、分配モードにプログラムされま す。ADC12DJ3200EVMCVAL は JMODE3 モードに移行し、デバイスの完全なナイキスト・ゾーンでデュアル・チャネ ル・モードで使用されます。この EVM は、外部クロック・ソース選択モードでセットアップされており、サンプリング周波数 は 3200MSPS、負荷構成ファイルは ADC12DJ3200EVM-CVAL の低レベル・ビュー・ページにあります。

HSDC TIDA01019x GUI ソフトウェア・フォルダから、ADC12DJ3200EVM-CVAL 同期測定用の更新された ADC12DJ3200EVM-CVAL 構成ファイルを入手します。

C:\Program Files (x86)\Texas Instruments\HSDC TIDA01019x GUI\Configuration Files\ ADC12DJ3200EVM-CVAL GUI files

クロッキング・ボードのプログラムの後で ADC EVM を構成するには、次のプログラミング・シーケンスを使用します。

- 1. Load ADCEVM\_LMK04832\_CLKin1\_SYSREF\_bypass.cfg
- 2. Load ADC12DJxx00\_JMODE3\_SRC\_EN.cfg
- 3. Load LMK\_LMX\_SYSREF\_OFF.cfg in HSDC TIDA01019x GUI
- 4. Load ADC12DJxx00\_JMODE3\_SRC\_clear.cfg



図 3-6. ADC12DJ3200 EVM のプログラミング

### 3.2.4 TSW14J57EVM の評価プログラミング・シーケンス

HSDC Pro ソフトウェアは、TSW14J57EVM と接続して、ADC12DJ3200-SP からのデジタル・データをキャプチャして分析し、SNR 測定とスキュー測定を行います。

スキュー測定のために TSW14J57EVM ツールを 1 次および 2 次モードで動作させるには、HSDC TIDA01019x GUI のソフトウェア・フォルダにある README の注に従う必要があります。次に、更新されたファームウェア、ini ファイル、およびその他の設定を HSDC Pro GUI フォルダに含めます。



HSDC Pro のセットアップ、およびデータのキャプチャと分析については、『TSW14J57 JESD204B 高速データ・キャプ チャおよびパターン・ジェネレータ・カード』ユーザー・ガイドを参照してください。以下の手順は、HSDC Pro GUI を構成 してデータをキャプチャし、1 次モードと2 次モードで動作させる方法を示しています。

- 1. JMODE3 用に ADC12DJ3200EVM-CVAL GUI と接続するため、 ADC12DJxx00\_JMODE3\_F&K\_1\_32\_sysref.ini を選択します
- 2. ADC サンプリング周波数を 3.2GHz に設定します
- 3. ADC の入力目標周波数を設定します
- 4. SNR を測定するには、「キャプチャ」タブをクリックすると、画面にデータがキャプチャされます
- 5. スキューを測定するには、1 つの HSDC Pro を 1 次モード (「テストのオプション」) に、もう 1 つを 2 次モードに構成 します。



図 3-7. 最初にスペクトルをキャプチャしてセットアップをテストする

# 4 テストと結果

### 4.1 テスト構成

LMX2615-SP の位相ノイズ、クロック・スキュー、SNR 測定、チャネル間スキュー測定のテスト構成を、それぞれ図 4-1 から図 4-4 までに示します。



図 4-1. 位相ノイズ測定用のテスト構成



図 4-2. マルチチャネル・クロック・スキュー測定のテスト構成



図 4-3. SNR 測定のテスト構成





図 4-4. チャネル間スキュー測定のテスト構成

### 4.2 結果

#### 4.2.1 位相ノイズの測定結果

TIDA-010191 クロッキング・ボードと LMX2615-SP デバイスは、基板が同一なため、結果はほぼ同じです。クロック・ボードのさまざまなクロック周波数で LMX2615-SP の位相ノイズ性能を測定した結果を、表 4-1 に示します。測定された位相 ノイズのプロットを、図 4-5 から図 4-7 までに示します。

出力周波数 (MHz)	条件	LMX2615-SP データシート の位相ノイズ (dBc/Hz)	TIDA-010191 の測定位相ノ イズ (dBc/Hz)
	10kHz のオフセット	-111.5	-112.2
	100kHz のオフセット	-115.3	-114.4
3.5	1MHz のオフセット	-121.9	-120.6
	10MHz のオフセット	-146.3	-146.7
	40MHz のオフセット	-150.9	-151.5
	10kHz のオフセット	-104.9	-110
	100kHz のオフセット	-111.4	-111.8
9.0	1MHz のオフセット	-121.9	-122.3
	10MHz のオフセット	-146	-147
	40MHz のオフセット	-153	-154

#### 表 4-1. 測定された位相ノイズ



### 表 4-1. 測定された位相ノイズ (continued)

出力周波数 (MHz)	条件	LMX2615-SP データシート の位相ノイズ (dBc/Hz)	TIDA-010191 の測定位相ノ イズ (dBc/Hz)
	10kHz のオフセット	-100.8	-106.1
	100kHz のオフセット	-107.2	-107.7
15.0	1MHz のオフセット	-114.3	-114
	10MHz のオフセット	-140.4	-140.8
	40MHz のオフセット	-151	-149



図 4-5. 7GHz のキャリア周波数での位相ノイズ



図 4-6. 9GHz のキャリア周波数での位相ノイズ





図 4-7. 15GHz のキャリア周波数での位相ノイズ

### 4.2.2 マルチチャネル・クロックの位相揃え

セクション 3.2.3 で説明したように、マルチチャネル・システムではクロックの同期が重要です。このセクションでは、測定された位相揃いクロックと SYSREF について説明します。これらは、3.2GHz のデバイス・クロックと 20MHz の SYSREF を使用している両方の LMX2615-SP デバイスから生成されます。クロック間の最小スキューは、マルチチャネル・システムにおけるチャネル間の最小スキューを反映しています。このテストで、TIDA-010191 クロック・ボードのクロック・スキューは 5ps 未満です。結果として、マルチチャネル・システムのチャネル間スキューを低減できます。デバイス・クロックおよび SYSREF 信号において、2 つの LMX2615-SP デバイスでマルチチャネル・クロック・スキューを測定した結果を、図 4-8 に示します。



図 4-8. マルチチャネルのクロック位相揃えのスコープ・ショット

### 4.2.3 信号チェーンの性能

-1dBFS 差動入力とデュアル・チャネル・モード (JMODE3) での、ADC12DJ3200-SP の測定された SNR 性能を、表 4-2 に示します。測定された SNR を、ADC12DJ3200EVMCVAL のオンボード・クロック、および TIDA-010191 のクロッ クと比較すると、ほぼ同等の性能が示されています。シングル・チャネル・モード、サンプリング周波数 3200MHz でのスペ クトル結果を、図 4-9 から図 4-11 までに示します。

入力周波数 (MHz)	ADC データシートの SNR (dBFS)	ADC12DJ3200EVM のオンボー ド・クロックの測定値 (dBFS)	TIDA-010191 の測定値 (dBFS)
997	55.5	55	55.6
2482	55	53.4	53.9
4997	53	51.4	50.4





#### 図 4-9. 99MHz のキャリア周波数でのノイズ・フロア



High Speed Data Converter Pro v5.10 X File Instrument Options Data Capture Options Test Options Device GUI Optio TEXAS INSTRUMENTS 1 ADC DAC ADC12DJxx00\_JMODE Codes Capture 0 10000 15000 20000 25000 30000 35000 40000 5000 45000 50000 55000 Test Selection 60000 65000 70000 Single Tone RBW 48828.1 Hz Real FFT  $\sim$ Channel 1/2 🗸 Blackman 🗸 (Channel1) 1/1 Averages Value Unit ▼ 50.451 dBFs 56.934 dBFs 56.934 dBFs 54.005 dBFs 7.834 Bits -1.07 dBFs 0.288 Rad -7.2354 dBFs -56.934 dBFs -77.24 dBFs -77.24 dBFs -77.24 dBFs -77.24 dBFs -77.24 dBFs -77.24 dBFs -72.24 dBFs -72.24 dBFs -72.24 dBFs -72.24 dBFs -72.24 dBFs -72.24 dBFs -72.25 dBFs -72.2 Value Unit 🔻 🔥 10.0 ₽ + ₽ SFDR THD SINAD ENOB Fund. Phase Next Sp HD2 HD3 HD4 HD5 NSD/Hz 0.0-1(1.403G -10.0--20.0--30.0 -40.0 -50.0 A F -60.0 -70.0 Test Parameters -80.0 Auto Calculation of Coherent Frequencies -90.0 65536 V ADC Output Data Rate -100.0--110.0 10 3.2G ADC Input Target Frequ -120.0 4.997000000G -130.0-100M 500M 600M 800M 900M 1Ġ 1.1G 1.2G 1.3G 1.4G 1.60 400M Frequency (Hz) < Firmware Version = "0.6 TSW14J57revE Board = T7407FiM(10AX115) Interface Type = TSW14J57RevE\_16L\_DDR\_XCVR\_FIRMWARE\_BCM\_PULSE TEXAS INSTRUMENTS 3/23/2021 1:33:34 PM Build - 10/18/2019 Waiting for user input

図 4-11. 1403MHz のキャリア周波数でのノイズ・フロア



### 4.2.4 チャネル間スキューの測定

異なる入力周波数での2つのADC12DJ3200EVMCVAL チャネル間の時間スキューを、図4-12と図4-13 に示します。このスキューは、各ADCからキャプチャされた信号間の位相差を計算することで評価されます。これらの測定は 3.2GHzのサンプリング周波数で行われ、測定された時間スキューは各入力周波数で5ps 未満でした。

997MHz 入力の 2 つの ADC について、出力サンプルのプロットを図 4-12 に示します。このプロットは、3200MHz サン プリング・クロックの最初のナイキスト・ゾーンにあります。図 4-13 は、2482MHz 入力の出力サンプルのプロットです。これ は、3200MHz サンプリング・クロックの 2 番目のナイキスト・ゾーンにあります。2482MHz の入力信号は、882MHz への エイリアスになります。



#### 4.3 まとめと結論

TIDA-010191 デザインは、宇宙グレードのマルチチャネル JESD204B に準拠したクロック供給のリファレンス・デザイン で、宇宙用レーダー画像処理や広帯域衛星通信システムに使用できます。この TI Designs では、LMX2615-SP および LMK04832-SP デバイスを使用した高性能 (低位相ノイズ) クロック生成を示します。このデザインでは、スキューが 10ps 未満のマルチチャネル構成可能な位相同期クロックも示します。最後に、ADC12DJ3200EVMCVAL オンボード・クロック を TIDA-010191 出力に置き換え、システム性能への影響を示します。システムの SNR は ADC12DJ3200EVMCVAL の性能に近く、クロック・スキューは 5ps 未満です。このシステムは、アナログ入力のチャネル間スキューが 10ps 未満のと き、電源オン・サイクルごとに決定論的なレイテンシの動作を示します。



## 5 設計とドキュメントのサポート

### 5.1 設計サポート

テキサス・インスツルメンツは、設計への支援として、完成した設計へのアクセスを可能にしています。Altiumの設計ファイル (完成したプロジェクト)、回路図、ガーバー・ファイル、部品表 (BOM)、レイアウト・プロット、および組立図面は、tij.co.jp の TIDA-010191 プロダクト・フォルダにあります。対応するエンジニアリング・サポートは、テキサス・インスツルメンツの E2E フォーラムで利用できます。

### 5.1.1 回路図

回路図をダウンロードするには、TIDA-010191のデザイン・ファイルを参照してください。

### 5.1.2 部品表 (BOM)

部品表 (BOM) をダウンロードするには、TIDA-010191 のデザイン・ファイルを参照してください。

### 5.2 ドキュメントのサポート

- 1. テキサス・インスツルメンツ、『ADCxxDJxx00 評価モジュール』ユーザー・ガイド
- 2. テキサス・インスツルメンツ、『TSW14J56 JESD204B 高速データ・キャプチャおよびパターン・ジェネレータ・カード』 ユーザー・ガイド

### 5.3 サポート・リソース

TI E2E<sup>™</sup> サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接 得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得るこ とができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の使用条件を参照してください。

### 5.4 商標

TI E2E<sup>™</sup> and PLLatinum<sup>™</sup> are trademarks of Texas Instruments. WEBENCH<sup>®</sup> is a registered trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

### 6 著者について

AJEET PAL は、テキサス・インスツルメンツのシステム設計エンジニアで、航空宇宙および防衛システムのシステム・レベルの設計とシミュレーションの設計と開発を担当しています。AJEET PAL は、携帯電話やワイヤレス・システム用の RF、 高速クロック処理、ワイヤレス・サブシステム設計に豊富な経験があり、現在の職務にその経験を活かしています。AJEET PAL は、グワーリヤルの ITM (Institute of Technology and Management) 大学で電子工学と通信工学の学士号を取得 し、インドのカラグプルにある IIT (Indian Institute of Technology) で RF とマイクロ波工学の修士号を取得しました。

INGOLF FRANK は、テキサス・インスツルメンツの航空宇宙および防衛のシステム・エンジニアリングおよびマーケティン グ・チームのシステム・エンジニアで、主に高速通信システムを対象としています。INGOLF FRANK は、複数の製品ファミ リやテクノロジーにわたる業務につき、システム・レベルのアプリケーション設計にできる限り最良のソリューションを活用し ています。INGOLF FRANK は、ドイツの University of Applied Sciences Bielefeld (ビーレフェルト専門大学)で情報技 術分野における電気工学の学位 (Dipl. Ing. (FH))を取得しました。

### 6.1 謝辞

このリファレンス・デザイン・ガイドへの技術的な貢献について、Vibhu Vanjari、Jacob Mieso、Kirby Kruckmeyer、Derek Payne、Dean Banerjee、Noel Fung、Jason Clark、Bryan Bloodworth、Wade Vonbergen、Sarah Koch、Christian Yots、Victor Salomon、Daniel Hartung、Albert Lo の各氏に感謝申し上げます。RHA (放射線耐性保証)のポイント・オブ・ロード電源ツリーへの貢献について、Errol Leon 氏に感謝申し上げます。

#### 重要なお知らせと免責事項

TIは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや 設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供してお り、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的に かかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあら ゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプ リケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載す ることは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを 自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供され ています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありま せん。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2023, Texas Instruments Incorporated