

## Technical Article

## DCM 플라이백 컨버터 설계



John Betten

플라이백 컨버터는 연속 전도 모드(CCM) 또는 불연속 전도 모드(DCM)에서 작동할 수 있습니다. 그러나 많은 저전력 및 저전류 애플리케이션의 경우 DCM 플라이백 컨버터는 더 컴팩트하고 저렴한 옵션을 제공할 수 있습니다. 다음은 그러한 설계 과정을 단계별로 순서에 따라 설명한 것입니다.

DCM 작동은 다음 스위칭 사이클이 시작되기 전에 정류기 전류가 0으로 감소하는 컨버터가 특징입니다. 스위칭 전에 전류를 0으로 낮추면 전계 효과 트랜지스터(FET)의 소산이 줄어들고 정류기 손실이 감소하며, 변압기 크기 요구 사항도 줄어드는 경우가 많습니다.

이에 비해 CCM 작동은 스위칭 기간 종료 시 정류기 전류 전도를 유지합니다. [파워 팁 #76: 플라이백 컨버터 설계 고려 사항](#)과 [파워 팁 #77: CCM 플라이백 컨버터 설계하기](#)에서 플라이백 설계 트레이드오프와 CCM 플라이백을 위한 전력계 방정식을 다룹니다. CCM 작동은 중간 전력~고전력 애플리케이션에 가장 적합하지만 DCM 플라이백을 사용할 수 있는 저전력 애플리케이션이 있는 경우 계속 읽어보십시오.

[그림 1](#)은(는) DCM 또는 CCM 모드에서 작동할 수 있는 간소화된 플라이백 회로도입니다. 또한 회로는 타이밍에 따라 모드 사이클을 오갈 수 있습니다. DCM 모드에서 작동을 유지하려면(이것이 이 글의 평가 대상입니다) 주요 구성 요소 스위칭 파형은 [그림 2](#)에 나와 있는 특성을 가져야 합니다.

작동은 FET Q1이 듀티 사이클 기간 D에 대해 켜질 때 시작됩니다. T1차 권선의 전류는 항상 0에서 시작되며 1차 권선 인덕턴스, 입력 전압 및 온 시간 T1에 의해 설정된 피크에 도달합니다. 이 FET 온 타임 동안 다이오드 D1은 T1의 2차 권선 극성으로 인해 역방향 바이어스 상태가 됩니다. 따라서 t1과 t3 사이에는 출력 커패시터 COUT로 모든 출력 전류를 공급해야 합니다.




그림 1. 이 간소화된 플라이백 컨버터는 DCM 또는 CCM에서 작동할 수 있습니다.

기간 1-D 중 Q1이 꺼지면 T1의 2차 전압 극성이 역전되며, 그에 따라 D1이 부하로 전류를 전도하고 재충전할 수 있습니다. D1의 전류는 시간 t2에서 피크에서 0으로 선형적으로 감소합니다. T1의 저장 에너지가 소진되면 나머지 기간 t3 중에는 전류

링잉만 발생합니다. 이 링잉은 주로 T1의 자화 인덕턴스와 Q1, D1 및 T1의 기생 커패시턴스로 인해 발생합니다. 이는 t3 중에 Q1의 드레인 전압으로 쉽게 확인할 수 있으며, T1은 전류 흐름이 중지되면 전압을 지원할 수 없기 때문에 VIN에 반사된 출력 전압을 더한 값은 다시 VIN으로 감소합니다. (참고: t3에 적절한 데드 타임이 없으면 CCM 작동이 발생할 수 있습니다.) CIN과 COUT의 전류는 Q1 및 D1의 전류와 동일하지만 DC 오프셋이 없습니다.

그림 2에서 음영 영역 A와 B는 t1과 t2에서 변압기의 볼트-마이크로초 제품을 강조 표시한 것입니다. 이 제품은 포화를 방지하기 위해 균형을 유지해야 합니다. 영역 "A"는  $(V_{in}/N_p) \times t_1$ 을 나타내고, "B"는  $(V_{out}+V_D) \times t_2$ 를 나타내며, 둘 다 2차측을 나타냅니다.  $N_p/N_s$ 는 변압기 1차 대비 2차 변환 비율입니다.




그림 2. DCM 플라이백용 주요 전압 및 전류 스위칭 파형에는 설계자가 지정해야 하는 몇 가지 중요한 매개 변수가 포함되어 있습니다.

표 1은 CCM 대비 DCM 작동의 특성을 자세히 보여줍니다. 한 가지 주요 DCM 속성은 변압기의 변환 비율에 관계없이 1차 인덕턴스가 낮아질 경우 듀티 사이클이 감소한다는 것입니다. 이 속성을 이용하면 설계에서 최대 듀티 사이클을 제한할 수 있습니다. 이는 특정 컨트롤러를 사용하거나 특정 커짐 또는 꺼짐 시간 제한 내에 머무르려는 경우 중요할 수 있습니다. 인덕턴스가 낮을수록 평균 에너지 저장 장치(피크 FET 전류가 높기는 하지만)가 필요하며, 또한 CCM 설계에 필요한 것보다 더 작은 변압기를 허용하는 경우가 많습니다.

또 다른 DCM의 장점은  $t_2$ 의 끝에서 전류가 0이기 때문에 설계가 표준 정류기에서 D1 역방향 복구 손실을 제거한다는 점입니다. 역복구 손실은 Q1에서 소산 증가로 나타나는 경우가 많기 때문에 이것을 제거하면 스위칭 트랜지스터의 응력이 줄어듭니다. 이러한 이점은 더 높은 전압 정격 다이오드로 정류기에서 역방향 복구 시간이 증가하는 더 높은 출력 전압에서 그 중요성이 더 커집니다.

**표 1. DCM 플라이백 설계에는 CCM 설계 대비 장점과 단점이 모두 있습니다.**

DCM의 장점	DCM의 단점
1차 인덕턴스가 CCM에 비해 낮습니다	피크 1차 전류 더 높습니다
인덕턴스는 최대 듀티 사이클을 설정합니다	피크 정류기 전류가 더 높습니다
더 작은 변압기 가능	입력 커패시턴스 증가
정류기 역방향 복구 손실이 없습니다	출력 커패시턴스 증가
FET 턴온 손실이 없거나 최소 수준입니다	전자기 간섭이 증가할 수 있습니다
제어 루프에 오른쪽 반평면 0이 없습니다	CCM보다 듀티 사이클 작동 폭이 더 넓습니다
저출력 전력에 최적	대역폭 변화 증가

개발자는 기본 전기 사양과 함께 설계를 시작할 때 몇 가지 주요 매개 변수를 알아야 합니다. 스위칭 주파수( $f_{sw}$ ), 원하는 최대 작동 듀티 사이클( $D_{max}$ ) 및 예상 대상 효율성을 선택하는 것으로 시작합니다. **방정식 1**에서는 그런 다음 시간  $t_1$ 을 다음과 같이 계산합니다.

$$t_1 = \frac{D_{max}}{f_{sw}} \quad (1)$$

다음, **방정식 2**을(를) 사용하여 변압기의 피크 1차 전류 IPK를 추정합니다. **방정식 2**에서는 FET의 온 전압( $V_{DS\_ON}$ )과 전류 감지 저항 전압( $V_{RS}$ )의 경우 설계에 적합한 작은 전압 강하(예: 0.5V)를 가정합니다. 이 전압 강하는 나중에 업데이트할 수 있습니다.

$$I_{pk} = \frac{P_{out\_max} \times \left(\frac{2}{D_{max}}\right)}{(V_{in\_min} - V_{ds\_on} - V_{RS}) \times (n)} \quad (2)$$

**방정식 3**은(는) **그림 2**에서 동등한 영역 A 및 B를 기준으로 필요한 트랜스포머 변환 비율  $N_p/N_s$ 를 계산합니다.

$$\frac{N_p}{N_s} = \frac{(V_{in\_min} - V_{ds\_on} - V_{RS}) \times t_1}{\left(\frac{1}{f_{sw}} \times (1 - x) - t_1\right) \times (V_{out} + V_d)} \quad (3)$$

여기서  $x$ 는  $t_3$ 에 대해 원하는 최소 유휴 시간입니다( $x = 0.2$ 로 시작).

$N_p/N_s$ 를 변경하려면  $D_{max}$ 를 조정하고 다시 반복하십시오.

그런 다음, **방정식 4** 및 **방정식 5**을(를) 사용하여 Q1( $V_{DS\_max}$ ) 및 D1( $V_{PIV\_max}$ )의 최대 "플랫 톱" 전압을 계산합니다.

$$V_{ds\_max} = V_{in\_max} + (V_{out} + V_d) \times \frac{N_p}{N_s} \quad (4)$$

$$V_{PIV\_max} = V_{out} + \frac{V_{in\_max}}{\frac{N_p}{N_s}} \quad (5)$$

이러한 구성 요소에서는 일반적으로 변압기 누설 인덕턴스로 인해 링잉이 발생하므로 경험 법칙에 따르면 실제 값이 **방정식 4** 및 **방정식 5** 예측보다 10~30% 더 높을 것으로 예상됩니다  $V_{DS\_max}$ 가 예상보다 높은 경우  $D_{max}$ 를 줄이면 값이 낮아지지만  $V_{PIV\_max}$ 는 증가합니다. 어느 구성 요소 전압이 더 중요한지 확인하고 필요한 경우 다시 반복하십시오.

**방정식 1**을(를) 사용하여  $t_{1\_max}$ 를 계산합니다. 이 값은 **방정식 6**에서 그 수치에 가까워야 합니다.

$$t_{1\_max} = \frac{(V_{out} + V_d) \times \frac{N_p}{N_s} \times \left(\frac{1}{f_{sw}} \times (1 - x)\right)}{V_{in\_min} + (V_{out} + V_d) \times \frac{N_p}{N_s}} \quad (6)$$

**방정식 7**을(를) 이용하여 필요한 최대 1차 인덕턴스를 계산합니다.

$$L_{pri\_max} = \frac{V_{in\_min}^2 \times t_{1\_max}^2 \times n \times f_{sw}}{2 \times V_{out} \times I_{out\_max}} \quad (7)$$

방정식 7에서 표시하는 것보다 낮은 인덕턴스를 선택하는 경우 필요에 따라 반복하여  $N_p/N_s$  및  $L_{pri\_max}$  가 원하는 값과 일치할 때까지  $x$  를 늘리고  $D_{max}$  를 줄입니다.

이제 방정식 7에서  $D_{max}$  를 계산할 수 있습니다.

$$D_{max} = \sqrt{\frac{2 \times f_{sw} \times V_{out} \times I_{out\_max} \times L_{pri}}{V_{in\_min}^2 \times n}} \quad (8)$$

그리고 방정식 9와(과) 방정식 10을(를) 사용하여 최대  $I_{pk}$  및 최대 RMS(Root Mean-Square) 값을 각각 계산합니다.

$$I_{pkmax} = \sqrt{\frac{2 \times V_{out} \times I_{out\_max}}{L_{pri} \times f_{sw} \times n}} \quad (9)$$

$$I_{pkrms} = I_{pkmax} \sqrt{\frac{D_{max}}{3}} \quad (10)$$

선택한 컨트롤러의 전류 감지 입력 최소 전류 한도 임계값인 VCS(방정식 11)를 기반으로 허용된 최대 전류 감지 저항 값을 계산합니다.

$$R_{smax} = \frac{V_{cs}}{I_{pkmax}} \quad (11)$$

방정식 11의  $I_{pkmax}$  에 대해 계산된 값을 사용하여 방정식 2의 FET VDS 및 감지 저항 VRS에 대한 가정된 전압이 가까운 지 확인하고, 상당히 다른 경우 다시 반복하십시오.

방정식 12와(과) 방정식 13을(를) 사용하여 방정식 10에서 Q1의 RS에서 소모되는 최대 전력과 전도 손실을 계산합니다.

$$P_{Rsns} = I_{pkrms}^2 \times R_S \quad (12)$$

$$P_{FETcond} = I_{pkrms}^2 \times R_{dson} \quad (13)$$

FET 스위칭 손실은 일반적으로  $V_{inmax}$ 에서 가장 높으므로, 방정식 14을(를) 사용하여  $V_{in}$ 의 전체 범위에 걸쳐 Q1 스위칭 손실을 계산하는 것이 가장 좋습니다.

$$P_{FETsw} = 0.25 \times \left( \frac{Q_{drv}}{I_{drv}} \right) \times f_{sw} \times I_{pk} \times V_{ds} \quad (14)$$

여기서  $Q_{drv}$ 는 FET 총 게이트 전하이고,  $I_{drv}$ 는 예상 피크 게이트 드라이브 전류입니다.

방정식 15와(과)\* 방정식 16은(는) FET의 비선형  $C_{oss}$  커패시턴스의 충전 및 방전으로 인한 총 전력 손실을 계산합니다. 방정식 15의 피적분 함수는 0V와 실제 작동  $V_{ds}$  사이의 실제 FET의  $C_{oss}$  데이터 시트 곡선과 가깝게 일치해야 합니다.  $C_{oss}$  손실은 일반적으로 고전압 애플리케이션에서, 또는  $C_{oss}$  값이 더 큰, 초저 RDS(on) FET 사용 시 가장 큼니다.

$$Q_{tot} = \int_{-V_{ds}}^0 \left[ \frac{C_{oss}(0V)}{(1-v)^{0.5}} \right] dv \quad (15)$$

$$P_{FETcoss} = \frac{f_{sw} \times Q_{tot} \times V_{ds}}{2} \quad (16)$$

총 FET 손실은 방정식 13, 방정식 14 및 방정식 16의 결과를 합산하여 근사할 수 있습니다.

방정식 17은(는) 이 설계에서 다이오드 손실이 크게 간소화된다는 것을 보여줍니다. 2차 피크 전류에 대한 정격 다이오드를 선택해야 합니다. 이 전류는 일반적으로 IOUT보다 훨씬 더 큼니다.

$$P_{Diode} = \frac{I_{pk} \times \frac{N_p}{N_s} \times t_2 \times f_{sw}}{2} \times V_{diode} = I_{out} \times V_{diode} \quad (17)$$

출력 커패시턴스는 일반적으로 방정식 18 방정식 19 중 더 큰 쪽으로 선택하는데, 이는 리플 전압과 등가 직렬 저항(방정식 18) 또는 부하 과도 응답(방정식 19)을 기준으로 커패시턴스를 계산합니다.

$$C_{out1\ ripple} = \frac{I_{out\_max} \times (1 - D)}{\left( V_{out\ rip} - I_{pk} \times \frac{N_p}{N_s} \times Resr \right) \times f_{sw}} \quad (18)$$

$$C_{out2\ Itran} = \frac{\Delta I_{out}}{2\pi \times \Delta V_{out} \times f_{BW}} \quad (19)$$

여기서  $\Delta I_{OUT}$  은 출력 부하 전류의 변화이며,  $\Delta V_{OUT}$  은 허용 가능한 출력 전압 편파,  $f_{BW}$  는 예상 컨버터 대역폭입니다. 방정식 20은(는) 출력 커패시터 RMS 전류를 다음과 같이 계산합니다.

$$I_{C_{out\ rms}} = \sqrt{\frac{I_{pk} \times \left( \frac{N_p}{N_s} \right)^2 \times t_2 \times f_{sw}}{3} - I_{out\_max}^2} \quad (20)$$

방정식 21 및 방정식 22은(는) 입력 커패시터의 매개 변수를 다음과 같이 추정합니다.

$$C_{inmin} = \frac{I_{pk} \times D}{2 \times f_{sw} \times V_{in\ rip}} \quad (21)$$

$$I_{C_{in\ rms}} = \sqrt{\frac{I_{pk}^2 \times D}{3} - \left( \frac{P_{out\_max}}{V_{in} \times n} \right)^2} \quad (22)$$

방정식 23, 방정식 24 및 방정식 25은(는) 세 가지 주요 파형 시간 간격과 그 관계를 요약한 것입니다.

$$t_1 = \sqrt{\frac{2 \times V_{out} \times I_{out} \times L_{pri}}{V_{in}^2 \times f_{sw} \times n}} \quad (23)$$

$$t_2 = \frac{t_1 \times V_{in}}{(V_{out} + V_d) \times \frac{N_p}{N_s}} \quad (24)$$

$$t_3 = \frac{1}{f_{sw}} - t_1 - t_2 \quad (25)$$

추가 2차 권선이 필요한 경우 방정식 26은(는) 추가 권선  $N_{s2}$  를 쉽게 계산할 수 있습니다.

$$\frac{N_{s2}}{N_{s1}} = \frac{V_{out2} + V_{d2}}{V_{out1} + V_{d1}} \quad (26)$$

여기서  $V_{OUT1}$  과  $N_{s1}$  이 조정 출력 전압입니다.

트랜스포머 1차 RMS 전류는 방정식 10의 FET RMS 전류와 동일하며, 트랜스포머 2차 RMS 전류는 방정식 27에 나와 있습니다. 변압기 코어는 포화 없이  $I_{pk}$  를 처리할 수 있어야 합니다. 코어 손실도 고려해야 하지만 이 문서의 범위를 벗어납니다.

$$I_{sec} = I_{pk} \times \frac{N_p}{N_s} \sqrt{\frac{t_2 \times f_{sw}}{3}} \quad (27)$$

설명한 과정에서 볼 수 있듯이 DCM 플라이백의 설계는 반복적인 프로세스입니다. 스위칭 주파수, 인덕턴스 또는 회전 비율과 같은 초기 가정은 전력 손실과 같은 이후 계산에 따라 변경될 수 있습니다. 하지만 필요한 설계 매개 변수에도달하려면 그 만큼 부지런히 설계 단계를 진행해야 합니다. 최적화된 DCM 플라이백 설계는 작업을 기꺼이 수행할 경우 전원 컨버터 요구 사항에 저전력, 소형, 저비용 솔루션을 제공할 수 있습니다.

## 관련 문서

- 파워 팁 #76: 플라이백 설계 고려 사항
- 파워 팁 #77: CCM 플라이백 컨버터 설계하기
- 파워 팁 #87: 고전압 DCM 인버팅 충전 펌프 컨버터를 설계하는 방법
- 플라이백 컨버터를 2상 LED 드라이버의 프런트 엔드로 설계하는 방법
- 주파수 클램프 임계 전도 모드로 역률 보정 구현하기
- 불연속 전도는 전류 모드 컨버터에 문제를 초래합니다

이전에 [EDN.com](http://EDN.com)에 게시되었습니다.

## 중요 알림 및 고지 사항

TI는 기술 및 신뢰성 데이터(데이터시트 포함), 디자인 리소스(레퍼런스 디자인 포함), 애플리케이션 또는 기타 디자인 조언, 웹 도구, 안전 정보 및 기타 리소스를 "있는 그대로" 제공하며 상업성, 특정 목적 적합성 또는 제3자 지적 재산권 침해에 대한 묵시적 보증을 포함하여(그러나 이에 국한되지 않음) 모든 명시적 또는 묵시적으로 모든 보증을 부인합니다.

이러한 리소스는 TI 제품을 사용하는 숙련된 개발자에게 적합합니다. (1) 애플리케이션에 대해 적절한 TI 제품을 선택하고, (2) 애플리케이션을 설계, 검증, 테스트하고, (3) 애플리케이션이 해당 표준 및 기타 안전, 보안, 규정 또는 기타 요구 사항을 충족하도록 보장하는 것은 전적으로 귀하의 책임입니다.

이러한 리소스는 예고 없이 변경될 수 있습니다. TI는 리소스에 설명된 TI 제품을 사용하는 애플리케이션의 개발에만 이러한 리소스를 사용할 수 있는 권한을 부여합니다. 이러한 리소스의 기타 복제 및 표시는 금지됩니다. 다른 모든 TI 지적 재산권 또는 타사 지적 재산권에 대한 라이선스가 부여되지 않습니다. TI는 이러한 리소스의 사용으로 인해 발생하는 모든 청구, 손해, 비용, 손실 및 책임에 대해 책임을 지지 않으며 귀하는 TI와 그 대리인을 완전히 면책해야 합니다.

TI의 제품은 [ti.com](https://ti.com)에서 확인하거나 이러한 TI 제품과 함께 제공되는 [TI의 판매 약관](#) 또는 기타 해당 약관의 적용을 받습니다. TI가 이러한 리소스를 제공한다고 해서 TI 제품에 대한 TI의 해당 보증 또는 보증 부인 정보가 확장 또는 기타의 방법으로 변경되지 않습니다.

TI는 사용자가 제안할 수 있는 추가 또는 기타 조건을 반대하거나 거부합니다.

주소: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

## IMPORTANT NOTICE AND DISCLAIMER

TI PROVIDES TECHNICAL AND RELIABILITY DATA (INCLUDING DATA SHEETS), DESIGN RESOURCES (INCLUDING REFERENCE DESIGNS), APPLICATION OR OTHER DESIGN ADVICE, WEB TOOLS, SAFETY INFORMATION, AND OTHER RESOURCES "AS IS" AND WITH ALL FAULTS, AND DISCLAIMS ALL WARRANTIES, EXPRESS AND IMPLIED, INCLUDING WITHOUT LIMITATION ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NON-INFRINGEMENT OF THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.

These resources are intended for skilled developers designing with TI products. You are solely responsible for (1) selecting the appropriate TI products for your application, (2) designing, validating and testing your application, and (3) ensuring your application meets applicable standards, and any other safety, security, regulatory or other requirements.

These resources are subject to change without notice. TI grants you permission to use these resources only for development of an application that uses the TI products described in the resource. Other reproduction and display of these resources is prohibited. No license is granted to any other TI intellectual property right or to any third party intellectual property right. TI disclaims responsibility for, and you will fully indemnify TI and its representatives against, any claims, damages, costs, losses, and liabilities arising out of your use of these resources.

TI's products are provided subject to [TI's Terms of Sale](#) or other applicable terms available either on [ti.com](https://www.ti.com) or provided in conjunction with such TI products. TI's provision of these resources does not expand or otherwise alter TI's applicable warranties or warranty disclaimers for TI products.

TI objects to and rejects any additional or different terms you may have proposed.

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated