◆JESD204B

JESD204B とは、通信機器、医療機器、計測/テスト機器などの分野で需要が増加している高速な AD コンバータや DA コンバータを FPGA、DSP、ASIC などの高速ロジック・デバイスに接続するためのシリアル・インターフェイス規格のこと。米国の標準化団体である JEDEC が策定した。

JESD204B の概要

AD コンバータや DA コンバータのデジタル・インターフェイスには、低速用途では SPI や I2C、メーカー独自のシリアル・インターフェイスが使われていた。一方、高速用途では CMOS や LVDS などのパラレル・インターフェイスが用いられていた。しかし、パラレル・インターフェイスでは信号線の本数が多くなるめボード上の実装面積が大きく、高速になるほどレイアウトも困難になる。そこで、JEDEC では高速なデータ・コンバータに向けたシリアル・インターフェイス規格の標準化を着手し、2006 年に JESD204 規格を発表した。その後、2008 年に JESD204A、2011 年に JESD204B と改訂版が登場している(表 1)。

表 1 JESD204、JESD204A、JESD204B の比較
  発表 最大信号レート マルチレーン レーン間同期
JESD204 2006年 3.125Gbps/レーン なし なし
JESD204A 2008年 3.125Gbps/レーン あり あり
JESD204B 2011年 12.5Gbps/レーン あり あり

最新版の JESD204B では、1 レーン当たり 312.5M ~ 12.5G ビット/秒の信号レートがサポートされ、レーンを束ねることで信号レートをさらに高速化できる。さらに、コンバータ同期に向けたフレーム・クロックに加えて、より柔軟なデバイス・クロックが規定された。サンプリングからデジタル・データ出力までの遅延時間を制御するデターミニスティック・ディレイ(deterministic delay)機能が追加され、複数のコンバータのタイミング管理が極めて容易になった(図 1)。

図 1 JESD204B の概要
JESD204B は AD コンバータや DA コンバータを FPGA などの高速ロジック・デバイスに接続するためのシリアル・インターフェイス規格。1 レーン当たりのデータ伝送速度は最大 12.5G ビット/秒で、複数レーンをまとめることでさらなる高速化も可能だ。

JESD204B の普及

JESD204 を用いればボード上の配線を大幅に削減できることから、高速データ・コンバータや FPGA を扱う半導体メーカーを中心に普及が進んでいる。旧バージョンの JESD204 と JESD204A は、配線の本数を削減による低コスト製品で広く利用されている。最新の JESD204B に対応した高性能製品も登場している。

2014 年 4 月 30 日
(記事中の情報はすべて掲載時点のものです)
最新アナログ用語集 INDEX へ

アナログ新製品情報

サイズ低減と性能向上を実現するコンパレータ: TLV3691

超低消費電力 HDMI スイッチ: TS3DV642

低速/長距離や高速ネットワークに最適な低消費電力 RS-485 トランシーバ: SN65HVD01

無償サンプル

TI では 24,000 種類以上の製品の無償サンプルを用意しています。送料も関税も無料です。ぜひお試しください。

WEBENCH® デザイン・センター

使いやすく、迅速な回路設計を可能にする WEBENCH® Designer 設計支援ツール。対応製品と機能がますます充実しています。ご利用は無料、いますぐ設計を開始できます。

e ニュースレター

最新の製品情報や、日本語技術資料、セミナー情報など、設計に役立つ情報を毎月メールでお届けします。

myTI

『myTI』に登録すると、ニュースレターのほか、双方向の技術情報の入手、無償サンプルの入手、オンライン設計支援ツールなどのさまざまなサービスや機能の利用が可能になります。

facebook

twitter