WEBENCH® Clock Architect

最適なクロック・ツリーの迅速な設計を可能に

WEBENCH Clock Architect は、システム要件に最適なクロック・ツリーの簡単で迅速な設計を可能にします。半導体の実際の性能にマッチした出力クロックの位相ノイズのシミュレーションを可能にするほか、クロック・ジェネレータ、ジッタ・クリーナ、バッファの広範なデータベースを利用し、システム・レベルのクロック・ツリーのための部品選択、シミュレーション、デバイス構成を迅速に実現します。

特長:

  • 1 つ以上の部品を使用したシステム・クロック・ツリー・ソリューションを推奨
  • PLL ループ・フィルタ設計のカスタム化を可能に
  • 出力クロックの位相雑音シミュレーションをエンド・ツー・エンドで実施
  • ソリューション内でアップストリームにあるデバイスからダウンストリーム・デバイスまで雑音をカスケード

 

WEBENCH® Designer


TI のクロック設計ツール・スイート

  WEBENCH Clock Architect WEBENCH EasyPLL Clock Design Tool
  リリース済み 廃止予定 廃止予定
複数デバイス・ソリューション あり なし なし
パーツ領域の表示 あり なし なし
コストの表示 あり あり なし
全製品のサポート
(LMX、LMK、CDC)
あり なし なし
電流近似値の計算 あり なし なし
位相ノイズと統合位相ノイズ量の計算
(ジッタ、評価モジュールなど)
あり あり あり
フラクショナル・シミュレーション
(デルタ・シグマ変調ノイズ、フラクショナル・スプリアス)
リリース予定 あり あり
ロックタイムの計算 リリース予定 あり なし
デジタル VCO 較正時間の計算 リリース予定 あり なし
ボード線図 あり あり あり
パッシブ・ループ・フィルタ設計 あり あり あり
アクティブ・ループ・フィルタ設計 あり あり なし
EVM Softwareとのインターフェイス リリース予定 なし なし

シミュレーションではなくクロックのプログラミングに関心がある場合は、TI の CodeLoader ソフトウェアをダウンロードしてください。

クロック・ツリーの次期設計に役立つ Clock Architect の新機能を見つけるには、Clock Architect instructions(英語)をご覧ください。