AM6548

(開発中) Sitara プロセッサ:クワッド Arm Cortex-A53、デュアル Arm Cortex-R5F、ギガビット PRU-ICSS、3D グラフィック

ブロック図

ブロック図

概要

AM654xおよびAM652x Sitara Armアプリケーション・プロセッサは、現在の産業用組み込み製品の複雑な処理ニーズを満たすために開発されました。

AM654xおよびAM652xは、4つまたは2つのArm Cortex-A53コアに、最終製品での機能安全目標の達成を支援する機能を備えた1つのデュアルコアCortex-R5F MCUサブシステムと、産業用接続および処理機能を備えた高性能産業用制御が可能な機能安全アプリケーション用SoCを実現するための3つのギガビット産業用通信サブシステム(PRU_ICSSG)を統合しています。AM65xxは現在TÜV SÜDによりIEC 61508認証評価中です。

4つのA53コアを、L2メモリを共有させて2つのデュアルコア・クラスタに配置し、2つの処理チャネルを実現しています。拡張ECCをオンチップ・メモリ、ペリフェラル、およびインターコネクトに内蔵することで信頼性を確保しています。SoC全体として、機能安全目標を達成するシステム設計の支援を特長としています(TÜV SÜDによる評価待ち)。AM654xおよびAM652xでは暗号化アクセラレーションとセキュア・ブートを利用できるほか、DMSCが細かいファイアウォールを管理します。

Neon拡張機能を備えたクワッドコアArm Cortex-A53 RISC CPUを使用することでプログラミングが可能になり、デュアルCortex-R5F MCUサブシステムは2つのコアとして多用途に利用したり、機能安全アプリケーションのニーズを満たすのに役立つようロックステップ方式で使うことができます。PRU_ICSSGサブシステムは、Profinet IRT、TSN、 EtherCAT™、その他各種の産業用イーサネット向けに最大6ポートを提供することも、標準のギガビット・イーサネット接続に使用することもできます。

TIは、プロセッサSDK(Linux-RT、RTOS、Android)、Cコンパイラ、ソース・コードの実行を観測するためのデバッグ・インターフェイスなど、Armコア用のソフトウェアおよび開発ツール一式を提供しています。安全に関する関連資料も提供し、機能安全関連システムの開発を支援します。

特長

  • プロセッサ・コア:
  • クワッドコア Arm® Cortex®-A53マイクロプロセッサ・サブシステム(最高1.1GHz)
    • SECDED機能付き512KB L2キャッシュを搭載した2つのデュアルコアCortex-A53クラスタ
    • 各A53コアに32KB L1 Iキャッシュと32K L1 Dキャッシュを搭載
  • デュアルコアArm Cortex-R5F(最高400MHz)
    • ロックステップ・モード対応
    • 各R5Fコアに16KB Iキャッシュ、16KB Dキャッシュ、64KB RAMを搭載
  • 産業用サブシステム:
  • 3つのギガビット産業用通信サブシステム(PRU_ICSSG)
    • 各PRU_ICSSGに2つの10/100/1000イーサネット・ポートを搭載
    • 2つのSGMIIポートをサポート (2)
    • 10/100Mb PRU-ICSSと互換
    • 各PRU_ICSSGに24のPWMを搭載
      • サイクル単位の制御
      • 強化されたトリップ制御
    • 各PRU_ICSSGに18のシグマ・デルタ・フィルタを搭載
      • 短絡ロジック
      • 過電流ロジック
    • 各PRU_ICSSGに6つのマルチプロトコル位置エンコーダ・インターフェイスを搭載
  • メモリ・サブシステム:
  • 最大2MBのオンチップL3 RAM、SECDED機能付き
  • マルチコア共有メモリ・コントローラ(MSMC)
    • 最大2MB(2バンク×1MB)のSRAM、SECDED機能付き
      • 共有コヒーレントL2またはL3メモリ・マップSRAM
      • 共有コヒーレントL3キャッシュ
    • 256ビットのプロセッサ・ポート・バスと40ビットの物理アドレス・バス
    • コヒーレント統合双方向インターフェイスによりプロセッサまたはデバイス・マスタに接続
    • L2、L3キャッシュのプリ・ウォーミングとポスト・フラッシング
    • スタベーション・バウンドによる帯域幅管理
    • 1つのインフラストラクチャ・マスタ・インターフェイス
    • 1つの外部メモリ・マスタ・インターフェイス
    • 分散仮想システムをサポート
    • 内蔵DMAエンジンをサポート – DRU(データ・ルーティング・ユニット)
    • ECCエラー保護
  • DDRサブシステム(DDRSS)
    • DDR-1600までのDDR3L/DDR4メモリ・タイプをサポート
    • DDR-1333までのLPDDR4メモリ・タイプをサポート
    • 32ビットのデータ・バスと7ビットのSECDEDバス
    • 32GBの総アドレス空間
  • 汎用メモリ・コントローラ(GPMC)
  • セーフティ:
  • システム設計での安全要件への対応を支援
    • デュアルCortex-R5FシステムはTÜV SÜDによりIEC 61508 (SIL-3)認証評価中
    • A53コアおよびシステム・オン・チップ(SoC)全体はTÜV SÜDによりIEC 61508 (SIL-2)認証評価中
    • 演算上特に重要なメモリのECCまたはパリティ
    • 内部バス・インターコネクトのECCおよびパリティ
    • ファイアウォールにより無干渉(FFI)の実現を支援
      • CPU、ハイエンド・タイマ、オンチップRAMの内蔵セルフテスト(BIST)
    • ハードウェア・エラー注入のサポートにより診断用テストを実現
    • エラー信号モジュール(ESM)により安全関連エラーのキャプチャを実現
    • 電圧、温度、およびクロック監視
    • 複数のクロック・ドメインのウィンドウ/非ウィンドウ・ウォッチドッグ・タイマ
  • MCUアイランド
    • デュアルコアArm Cortex-R5Fマイクロプロセッサ・サブシステムの分離により無干渉(FFI)の実現を支援
    • 個別の電圧、クロック、リセット、専用ペリフェラル
    • 内蔵MCSPIによりSoCの他の部分に接続
  • セキュリティ:
  • セキュア・ブート対応
    • ハードウェアによる信頼の基点
    • バックアップ・キーによる信頼の基点の切り替えをサポート
    • テイクオーバー保護、IP保護、ロールバック禁止保護のサポート
  • 暗号化アクセラレーション対応
    • 受信データ・ストリームに基づいてキーマテリアルを自動的に切り替えることができるセッション認識暗号化エンジン
    • 暗号化コアをサポート
      • AES – 128/192/256ビットのキー・サイズ
      • 3DES – 56/112/168ビットのキー・サイズ
      • MD5、SHA1
      • SHA2 – 224/256/384/512
      • DRBGと真性乱数発生器
      • PKA(公開鍵アクセラレータ)によりRSA/ECC処理を支援
    • DMAサポート
  • セキュリティのデバッグ
    • ソフトウェア制御によるセキュアなデバッグ・アクセス
    • セキュリティ対応のデバッグ
  • TEE (Trusted Execution Environment)対応
    • Arm TrustZone®をベースとするTEE
    • 分離用の大規模なファイアウォール・サポート
    • セキュアなDMAパスと相互接続
    • セキュアなウォッチドッグ/タイマ/IPC
  • セキュア・ストレージ・サポート
  • OSPIインターフェイスでのオンザフライ暗号化/認証サポート
  • パケット・ベースのハードウェア暗号化エンジンによるデータ(ペイロード)暗号化/認証でのネットワーク・セキュリティ・サポート
  • セキュリティ・コプロセッサ(DMSC)によりキーおよびセキュリティ管理を実現、専用のデバイス・レベル・インターコネクトによりセキュリティを確保
  • SoCサービス:
  • デバイス管理セキュリティ・コントローラ(DMSC)
    • 集中SoCシステム・コントローラ
    • 初期ブート、セキュリティ、セーフティ、クロック/リセット/電源管理を含むシステム・サービスを管理
    • アクティブおよび低消費電力モードの電源管理コントローラ
    • メッセージ・マネージャを介したさまざまな処理ユニットとの通信
    • シンプルなインターフェイスにより未使用ペリフェラルを最適化
    • トレース/デバッグ機能
  • 16の32ビット汎用タイマ
  • 2つのデータ移動/制御ナビゲータ・サブシステム(NAVSS)
    • リング・アクセラレータ(RA)
    • 統合DMA (UDMA)
    • 最大2つのタイマ・マネージャ(TM) (それぞれ1024のタイマ)
  • マルチメディア:
  • ディスプレイ・サブシステム
    • 2つのディスプレイ出力に関連付けられた2つの完全入力マップ・オーバーレイ・マネージャ
    • 1ポートの MIPI®DPIパラレル・インターフェイス
    • 1ポートのOLDI
  • グラフィックス処理ユニット(GPU)
  • 1つのカメラ・シリアル・インターフェイス-2 (MIPI CSI-2)
  • 1ポートのビデオ・キャプチャBT.656/1120(組み込み同期なし)
  • 高速インターフェイス:
  • 次の機能をサポートする1つのギガビット・イーサネット(CPSW)インターフェイス
    • RMII (10/100)またはRGMII (10/100/1000)
    • IEEE1588 (2008 Annex D、Annex E、Annex F)と802.1AS PTP
    • オーディオ/ビデオ・ブリッジ(P802.1Qav/D6.0)
    • Energy-Efficient Ethernet (802.3az)
    • ジャンボ・フレーム(2024バイト)
    • Clause 45 MDIO PHY管理
  • 2つの PCI-Express®Revision 3.1サブシステム (2)
    • Gen3 (8.0GT/s)動作対応
    • 2つの独立した1レーン・ポートまたは1つの2レーン・ポート
    • ルートコンプレックス/エンドポイント同時動作対応
  • USB 3.1デュアルロール・デバイス・サブシステム: (2)
    • 1つのEnhanced SuperSpeed Gen1ポート
    • 1つのUSB 2.0ポート
    • 各ポートを個別にUSBホスト、USBペリフェラル、USBデュアルロール・デバイスとして構成可能
  • 一般接続機能:
  • 6つのI2C (Inter-Integrated Circuit)ポート
  • 5つの構成可能なUART/IrDA/CIRモジュール
  • 2つの同時フラッシュ・インターフェイスを構成
    • 2つの OSPI™フラッシュ・インターフェイス
    • または Hyperbus™およびOSPI1フラッシュ・インターフェイス
  • 2つの12ビット・アナログ/デジタル・コンバータ(ADC)
    • 最大4Mサンプル/秒
    • 8つの多重アナログ入力
  • 8つのマルチチャネル・シリアル・ペリフェラル・インターフェイス(MCSPI)コントローラ
    • 内部接続用×2
    • 外部インターフェイス用×6
  • 汎用I/O (GPIO)ピン
  • 制御インターフェイス:
  • 6つの拡張高分解能パルス幅変調器(EHRPWM)モジュール
  • 1つの拡張キャプチャ(eCAP)モジュール
  • 3つの拡張直交エンコーダ・パルス(eQEP)モジュール
  • 車載インターフェイス:
  • 2つのモジュール式コントローラ・エリア・ネットワーク(MCAN)モジュール、CAN-FDフルサポート
  • オーディオ・インターフェイス:
  • 3つのマルチチャネル・オーディオ・シリアル・ポート(MCASP)モジュール
  • メディアおよびデータ・ストレージ:
  • 2つのマルチメディア・カード/セキュア・デジタル(MMC/SD)インターフェイス
  • シンプルな電源管理:
  • シンプルな電源シーケンスでデュアル電圧I/Oをフルサポート
  • 内蔵するLDOにより電源ソリューションの複雑さを低減
  • 内蔵するSDIO LDOによりSDインターフェイスでの自動電圧遷移に対応
  • 内蔵するPOR(パワー・オン・リセット)生成機能により電源ソリューションの複雑さを低減
  • 内蔵する電源スーパーバイザにより安全監視を実現
  • 内蔵する電源グリッチ検出器により高速電源過渡検出を実現
  • アナログ/システム統合:
  • USB VBUS検出機能内蔵
  • DDR RESET用フェイルセーフI/O
  • リセット中すべてのI/Oピン・ドライバをディセーブルにすることでバス・コンフリクトを回避
  • リセット中デフォルトのI/Oプルをディセーブルにすることでシステム・コンフリクトを回避
  • 動的なI/Oピン・マルチプレクサ構成変更に対応
  • システム・オン・チップ (SoC)アーキテクチャ:
  • UART、I2C、MCSPI、HyperBus、パラレルNORフラッシュ、SDまたはeMMC、USB、PCIe、イーサネット・インターフェイスからのプライマリ・ブートに対応
  • 28nm CMOSテクノロジ
  • 23mm×23mm、0.8mmピッチ、784ピンS-PBGA (ACD)

All trademarks are the property of their respective owners.

機能一覧

Arm MHz (Max.) 1100    
Arm DMIPS 10120    
EMAC 10/100/1000^6-Port 10/100/1000 PRU EMAC    
Industrial protocols TSN^EtherCAT^EtherNet/IP^HSR^PRP^POWERLINK^PROFIBUS^PROFINET RT/IRT^SERCOS III    
Serial I/O CAN-FD^I2C^McASP^McSPI^SPI^UART^USB    
Camera MIPI CSI-2^Parallel    
DRAM DDR3L^DDR4^LPDDR4    
Memory ECC    
Security Enabler Cryptographic acceleration^Device identity^Secure boot^Debug security^External memory protection^ Trusted execution environment^Networking security^Secure storage^Software IP protection^Initial secure programming^Secure FW and SW update    
Operating temperature range (C) -40 to 105    
Display MIPI DPI^OLDI    
PCI/PCIe 2 PCIe Gen 3    
Arm CPU 4 Arm Cortex-A53    

技術資料

データシート (1)

エラッタ (1)

アプリケーション・ノート (6)

ユーザー・ガイド (2)

ホワイト・ペーパー (9)

同じファミリの他の製品

� Texas Instruments Inc. プライバシー 使用条件