CDC3RL02
- 小さいノイズの付加：
- 10kHzで-149dBc/Hzのオフセット位相ノイズ
- 0.37ps (RMS)の出力ジッタ
- 出力スルー・レートの制限による EMI の低減 (10pF～50pF の負荷で 1～5ns の立ち上がり/立ち下がり時間)
- 適応型出力段による反射の制御
- 外部で利用可能な、レギュレートされた1.8VのI/O電源
- 超小型の 8 バンプ YFP、0.4mm ピッチ WCSP (0.8mm×1.6mm)
- JESD 22を超えるESD性能
- 2000V、人体モデル(A114-A)
- 1000V、デバイス帯電モデル (JESD22-C101-A Level III)
CDC3RL02は、2チャネルのクロック・ファンアウト・バッファで、携帯電話など、位相ノイズの付加を最小限に抑えながらファンアウト能力を備えたクロック・バッファを必要とする、携帯用の最終製品での使用に理想的です。このデバイスは、温度補償された水晶発振器(TCXO)などの1つのマスタ・クロックを、複数のペリフェラルへバッファします。このデバイスには2つのクロック要求入力(CLK_REQ1およびCLK_REQ2)があり、それぞれが1つのクロック出力をイネーブルします。
CDC3RL02は、マスタ・クロック入力(MCLK_IN)で方形波または正弦波を受け付けるため、ACカップリング・コンデンサは必要ありません。許容される最小の正弦波は、0.3V信号(ピーク・ツー・ピーク)です。CDC3RL02は、チャネル間スキュー、出力ジッタの付加、位相ノイズの付加が最小限になるよう設計されています。適応型クロック出力バッファは、広い容量性負荷範囲にわたってスルー・レートが制御されているため、EMI放射が最小化され、信号の整合性が維持され、クロック分配ライン上の信号反射によるリンギングが最小化されます。
CDC3RL02には低ドロップアウト(LDO)電圧レギュレータが内蔵されており、2.3V～5.5Vの入力電圧を受け付け、1.8V、50mAを出力します。この1.8V電源は外部で利用可能であり、レギュレートされた電力をTCXOなどの周辺デバイスに供給できます。
CDC3RL02は、0.4mmピッチのウェハー・レベル・チップ・スケール(WCSP)パッケージ(0.8mm×1.6mm)で供給され、スタンバイ時の消費電流が非常に小さくなるよう最適化されています。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CDC3RL02 位相ノイズの小さい 2 チャネルのクロック・ファンアウト・バッファ データシート (Rev. G 翻訳版) | PDF | HTML | 英語版 (Rev.G) | PDF | HTML | 2022年 12月 15日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| DSBGA (YFP) | 8 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。