JAJSCW9 February 2017 DAC8775

PRODUCTION DATA. 

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. Device Comparison Table
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1Absolute Maximum Ratings
    2. 7.2ESD Ratings
    3. 7.3Recommended Operating Conditions
    4. 7.4Thermal Information
    5. 7.5Electrical Characteristics
    6. 7.6Timing Requirements: Write and Readback Mode
    7. 7.7Typical Characteristics
  8. Detailed Description
    1. 8.1Overview
    2. 8.2Functional Block Diagram
    3. 8.3Feature Description
      1. 8.3.1 Current Output Stage
      2. 8.3.2 Voltage Output Stage
      3. 8.3.3 Buck-Boost Converter
        1. 8.3.3.1Buck-Boost Converters Outputs
        2. 8.3.3.2Selecting and Enabling Buck-Boost Converters
        3. 8.3.3.3Configurable Clamp Feature and Current Output Settling Time
          1. 8.3.3.3.1Default Mode - CCLP[1:0] = "00" - Current Output Only
          2. 8.3.3.3.2Fixed Clamp Mode - CCLP[1:0] = "01" - Current and Voltage Output
          3. 8.3.3.3.3Auto Learn Mode - CCLP[1:0] = "10" - Current Output Only
          4. 8.3.3.3.4High Side Clamp (HSCLMP)
        4. 8.3.3.4Buck-Boost Converters and Open Circuit Current Output
      4. 8.3.4 Analog Power Supply
      5. 8.3.5 Digital Power Supply
      6. 8.3.6 Internal Reference
      7. 8.3.7 Power-On-Reset
      8. 8.3.8 ALARM Pin
      9. 8.3.9 Power GOOD Bits
      10. 8.3.10Status Register
      11. 8.3.11Status Mask
      12. 8.3.12Alarm Action
      13. 8.3.13Watchdog Timer
      14. 8.3.14Programmable Slew Rate
      15. 8.3.15HART Interface
    4. 8.4Device Functional Modes
      1. 8.4.1Serial Peripheral Interface (SPI)
        1. 8.4.1.1Stand-Alone Operation
        2. 8.4.1.2Daisy-Chain Operation
      2. 8.4.2SPI Shift Register
      3. 8.4.3Write Operation
      4. 8.4.4Read Operation
      5. 8.4.5Updating the DAC Outputs and LDAC Pin
        1. 8.4.5.1Asynchronous Mode
        2. 8.4.5.2Synchronous Mode
      6. 8.4.6Hardware RESET Pin
      7. 8.4.7Hardware CLR Pin
      8. 8.4.8Frame Error Checking
      9. 8.4.9DAC Data Calibration
        1. 8.4.9.1DAC Data Gain and Offset Calibration Registers
    5. 8.5Register Maps
      1. 8.5.1DAC8775 Commands
      2. 8.5.2Register Maps and Bit Functions
        1. 8.5.2.1 No Operation Register (address = 0x00) [reset = 0x0000]
        2. 8.5.2.2 Reset Register (address = 0x01) [reset = 0x0000]
        3. 8.5.2.3 Reset Config Register (address = 0x02) [reset = 0x0000]
        4. 8.5.2.4 Select DAC Register (address = 0x03) [reset = 0x0000]
        5. 8.5.2.5 Configuration DAC Register (address = 0x04) [reset = 0x0000]
        6. 8.5.2.6 DAC Data Register (address = 0x05) [reset = 0x0000]
        7. 8.5.2.7 Select Buck-Boost Converter Register (address = 0x06) [reset = 0x0000]
        8. 8.5.2.8 Configuration Buck-Boost Register (address = 0x07) [reset = 0x0000]
        9. 8.5.2.9 DAC Channel Calibration Enable Register (address = 0x08) [reset = 0x0000]
        10. 8.5.2.10DAC Channel Gain Calibration Register (address = 0x09) [reset = 0x0000]
        11. 8.5.2.11DAC Channel Offset Calibration Register (address = 0x0A) [reset = 0x0000]
        12. 8.5.2.12Status Register (address = 0x0B) [reset = 0x1000]
        13. 8.5.2.13Status Mask Register (address = 0x0C) [reset = 0x0000]
        14. 8.5.2.14Alarm Action Register (address = 0x0D) [reset = 0x0000]
        15. 8.5.2.15User Alarm Code Register (address = 0x0E) [reset = 0x0000]
        16. 8.5.2.16Reserved Register (address = 0x0F) [reset = N/A]
        17. 8.5.2.17Write Watchdog Timer Register (address = 0x10) [reset = 0x0000]
        18. 8.5.2.18Device ID Register (address = 0x11) [reset = 0x0000]
        19. 8.5.2.19Reserved Register (address 0x12 - 0xFF) [reset = N/A]
  9. Application and Implementation
    1. 9.1Application Information
      1. 9.1.1Buck-Boost Converter External Component Selection
      2. 9.1.2Voltage and Current Ouputs on a Shared Terminal
      3. 9.1.3Optimizing Current Output Settling time with Auto learn Mode
      4. 9.1.4Protection for Industrial Transients
      5. 9.1.5Implementing HART with DAC8775
    2. 9.2Typical Application
      1. 9.2.11W Power Dissipation, Quad Channel, EMC and EMI Protected Analog Output Module with Adaptive Power Management
      2. 9.2.2Design Requirements
      3. 9.2.3Detailed Design Procedure
      4. 9.2.4Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1Layout Guidelines
    2. 11.2Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1ドキュメントのサポート
      1. 12.1.1関連資料
    2. 12.2ドキュメントの更新通知を受け取る方法
    3. 12.3コミュニティ・リソース
    4. 12.4商標
    5. 12.5静電気放電に関する注意事項
    6. 12.6Glossary
  13. 13メカニカル、パッケージ、および注文情報
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
  • RWF|72
発注情報

特長

  • 出力電流:
    • 0mA~24mA、3.5mA~23.5mA、0mA~20mA、4mA~20mA、±24mA
  • 出力電圧(20%の過電圧範囲あり/なし):
    • 0V~5V、0V~10V、±5V、±10V
    • 0V~6V、0V~12V、±6V、±12V
  • 適応型電力管理
  • 単一の、広い電圧範囲に対応した電源ピン(12V~36V)
  • ±0.1% FSR総合未調整誤差(TUE)
  • DNL: ±1 LSB (最大値)
  • 内蔵の5V基準電圧(最大10ppm/℃)
  • 内蔵の5Vデジタル電源出力
  • CRC/フレーム・エラー・チェック、ウォッチドッグ・タイマ
  • サーマル・アラーム、オープン/短絡検出による高いシステム信頼性
  • アラーム状況における安全動作
  • 自動学習による負荷検出
  • 広い温度範囲: -40℃~+125℃

アプリケーション

  • 4mA~20mAの電流ループ
  • アナログ出力モジュール
  • プログラマブル・ロジック・コントローラ(PLC)
  • ビル・オートメーション
  • センサ・トランスミッタ
  • プロセス制御

概要

DAC8775は、機能がすべて統合されたクワッド・チャネルの高精度16ビット・デジタル/アナログ・コンバータ(DAC)で、アダプティブ電力管理を採用しており、産業用制御アプリケーションの要件を満たすよう設計されています。アダプティブ電力管理回路が有効なとき、チップの消費電力は最小化されます。電流出力にプログラムされているとき、電流出力ドライバの電源電圧は、電流出力ピンの連続的な電圧フィードバックに基づき、内蔵の昇降圧コンバータによって4.5V~32Vの範囲内にレギュレートされます。電圧出力にプログラムされているとき、この回路は電圧出力段用に、プログラム可能な電源電圧を生成します(±15V)。また、DAC8775には単一の電源ピンからデジタル電源(5V)を生成するためのLDOが搭載されています。

DAC8775にはHART (Highway Addressable Remote Transducer)信号インターフェイスも実装されており、電流出力に外部のHART信号を重ね合わせることができます。電流出力DACのスルー・レートはレジスタでプログラム可能です。このデバイスは、内蔵の降圧/昇圧コンバータを使用して、またはそれが無効化されているときは外部の電源を使用して、+12V~+36Vの単一の外部電源で動作できます。

製品情報(1)

型番パッケージ本体サイズ(公称)
DAC8775VQFN (72)10.00mm×10.00mm
  1. 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
  2. ブロック図

    DAC8775 BlockDia_SLVSBY7_DAC8775.gif