ホーム インターフェイス イーサネット IC イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ
ホーム
インターフェイス
イーサネット IC
イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ

DS125DF1610

アクティブ

9.8 ～ 12.5 Gbps、16 チャネル・リタイマ

ご注文はこちら
データシート

DS125DF1610

アクティブ
データシート ご注文はこちら

製品詳細

Type Retimer Mux Number of channels 16 Input compatibility AC-coupling, CML Speed (max) (Gbps) 12.5 Protocols 10G-SR/LR, 40G-SR4/LR4, CPRI, General purpose, Infiniband, Interlaken Operating temperature range (°C) -40 to 85
Type Retimer Mux Number of channels 16 Input compatibility AC-coupling, CML Speed (max) (Gbps) 12.5 Protocols 10G-SR/LR, 40G-SR4/LR4, CPRI, General purpose, Infiniband, Interlaken Operating temperature range (°C) -40 to 85
FCBGA (ABB) 196 225 mm² 15 x 15
  • Pin-Compatible Family
    • DS150DF1610: 12.5 to 15 G
    • DS125DF1610: 9.8 to 12.5 G
    • DS110DF1610: 8.5 to 11.3 G
  • 4x4 Analog Cross Point Switch for Each Quad
  • Fully Adaptive CTLE
  • Self tuning DFE, with Optional Continuous Adaption
  • Configurable VGA
  • Adjustable Transmit VOD
  • Adjustable 3-tap Transmit FIR Filter
  • On-chip AC Coupling on Receive Inputs
  • Locks to Half/Quarter/Eighth Data Rates for Legacy Support
  • On-chip Eye Monitor(EOM), PRBS Checker, Pattern Generator
  • Supports JTAG Boundary Scan
  • Programmable Output Polarity Inversion
  • Input Signal Detection, CDR Lock Detection
  • Single 2.5 V ±5% Power Supply
  • SMBus Based Register Configuration
  • Optional EEPROM Configuration
  • 15 mm × 15 mm, 196-pin FCBGA Package
  • Operating Temp Range : –40°C to +85°C
  • Pin-Compatible Family
    • DS150DF1610: 12.5 to 15 G
    • DS125DF1610: 9.8 to 12.5 G
    • DS110DF1610: 8.5 to 11.3 G
  • 4x4 Analog Cross Point Switch for Each Quad
  • Fully Adaptive CTLE
  • Self tuning DFE, with Optional Continuous Adaption
  • Configurable VGA
  • Adjustable Transmit VOD
  • Adjustable 3-tap Transmit FIR Filter
  • On-chip AC Coupling on Receive Inputs
  • Locks to Half/Quarter/Eighth Data Rates for Legacy Support
  • On-chip Eye Monitor(EOM), PRBS Checker, Pattern Generator
  • Supports JTAG Boundary Scan
  • Programmable Output Polarity Inversion
  • Input Signal Detection, CDR Lock Detection
  • Single 2.5 V ±5% Power Supply
  • SMBus Based Register Configuration
  • Optional EEPROM Configuration
  • 15 mm × 15 mm, 196-pin FCBGA Package
  • Operating Temp Range : –40°C to +85°C

The DS125DF1610 is a sixteen-channel multi-rate retimer with integrated signal conditioning features. The device includes a fully adaptive Continuous Time Linear Equalizer (CTLE), Decision Feedback Equalizer (DFE), clock and data recovery (CDR), and a transmit FIR filter to enhance the reach and robustness over long, lossy, crosstalk impaired high speed serial links to achieve BER < 1×10-15.

Each channel of the DS125DF1610 independently locks to serial data at 9.8 to 12.5 Gbps and the divide by 2, 4 and 8 sub-multiples. A simple external oscillator (±100ppm) that is synchronous or asynchronous with the incoming data stream is used as a reference clock. Integrated 4x4 cross point switches allow for full non-blocking routing or broadcasting within each quad of the DS125DF1610.

Programmable transmit FIR filter offers control of the pre-cursor, main tap and post-cursor for transmit equalization. The fully adaptive receive equalization (CTLE and DFE) enables longer distance transmission in lossy copper interconnects and backplanes with multiple connectors.

A non-disruptive mission mode eye-monitor feature allows link monitoring internal to the receiver. The built-in PRBS generator and checker compliment the internal diagnostic features to complete standalone BERT measurements. Built-in JTAG enables manufacturing tests.

The DS125DF1610 is a sixteen-channel multi-rate retimer with integrated signal conditioning features. The device includes a fully adaptive Continuous Time Linear Equalizer (CTLE), Decision Feedback Equalizer (DFE), clock and data recovery (CDR), and a transmit FIR filter to enhance the reach and robustness over long, lossy, crosstalk impaired high speed serial links to achieve BER < 1×10-15.

Each channel of the DS125DF1610 independently locks to serial data at 9.8 to 12.5 Gbps and the divide by 2, 4 and 8 sub-multiples. A simple external oscillator (±100ppm) that is synchronous or asynchronous with the incoming data stream is used as a reference clock. Integrated 4x4 cross point switches allow for full non-blocking routing or broadcasting within each quad of the DS125DF1610.

Programmable transmit FIR filter offers control of the pre-cursor, main tap and post-cursor for transmit equalization. The fully adaptive receive equalization (CTLE and DFE) enables longer distance transmission in lossy copper interconnects and backplanes with multiple connectors.

A non-disruptive mission mode eye-monitor feature allows link monitoring internal to the receiver. The built-in PRBS generator and checker compliment the internal diagnostic features to complete standalone BERT measurements. Built-in JTAG enables manufacturing tests.

open-in-new その他の イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS125DF1610 9.8 to 12.5 Gbps 16-Channel Retimer データシート (Rev. B) PDF | HTML 2017年 1月 13日
アプリケーション・ノート Extend reach with Ethernet Redrivers and Retimers for 10G-12.5G Applications (Rev. A) 2023年 1月 31日
EVM ユーザー ガイド (英語) DS125DF1610EVM User's Guide (Rev. B) 2018年 9月 20日
技術記事 Eye doctor: Reflections and how to deal with them in high-speed systems PDF | HTML 2016年 9月 8日
Analog Design Journal Green box testing: A method for optimizing high-speed serial links 2016年 7月 21日
アプリケーション・ノート Understanding EEPROM Programming for 10G to 12.5G Retimers 2016年 1月 13日
アプリケーション・ノート Selecting TI SigCon Devices for SFF-8431 SFP+ Applications 2014年 5月 6日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DS125DF1610EVM — DS125DF1610EVM: 9.8 ～ 12.5 Gbps 16 チャネル・リタイマ評価モジュール

The DS125DF1610EVM allows for easy evaluation of the DS125DF1610.  Users are required to supply power and high speed traffic to the EVM via the SMA connectors. A low cost on board oscillator provides a reference clock for the DS125DF1610’s PPM counter, so external clocking equipment is not (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

DS125DF1610 IBIS-AMI Model

SLNM008.ZIP (28704 KB) - IBIS-AMI Model
ダウンロード
シミュレーション・モデル

IBIS-AMI Model Request Form

SNLM143.PDF (25 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
オプションの表示
リファレンス・デザイン

TIDA-00426 — 12Gbps マルチチャネル BERT 基板のリファレンス・デザイン

This reference design is a 12-Gbps low-cost bit error tester (BERT) capable of generating and checking up to 8 channels of pseudo-random binary sequences (PRBS). This validated design is a convenient way to generate multi-channels high speed serial bit streams of up to 12-Gbps, and checking (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
FCBGA (ABB) 196 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ