LF412-N

アクティブ

デュアル、44V、4MHz、高スルーレート (15V/μs)、入力電圧から V+ までの電圧範囲に対応する JFET 入力オペアンプ

この製品には新バージョンがあります。

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
TL072H アクティブ -40℃ ~ 125℃ の動作温度範囲、デュアル、40V、5MHz、4mV オフセット電圧、20V/μs、入力電圧から V+ までの電圧範囲に対応するオペアンプ Wider temperature range (-40°C to 125°C), higher slew rate (20 V/us), lower quiescent current (0.0937mA), wider voltage range (4.5 V to 40 V)

製品詳細

Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 40 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail In to V+ GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 15 Vos (offset voltage at 25°C) (max) (mV) 3 Iq per channel (typ) (mA) 1.8 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Catalog Operating temperature range (°C) 0 to 70 Offset drift (typ) (µV/°C) 7 Input bias current (max) (pA) 200 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3.5 Input common mode headroom (to positive supply) (typ) (V) 0.5 Output swing headroom (to negative supply) (typ) (V) 1.5 Output swing headroom (to positive supply) (typ) (V) -1.5
Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 40 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail In to V+ GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 15 Vos (offset voltage at 25°C) (max) (mV) 3 Iq per channel (typ) (mA) 1.8 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Catalog Operating temperature range (°C) 0 to 70 Offset drift (typ) (µV/°C) 7 Input bias current (max) (pA) 200 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3.5 Input common mode headroom (to positive supply) (typ) (V) 0.5 Output swing headroom (to negative supply) (typ) (V) 1.5 Output swing headroom (to positive supply) (typ) (V) -1.5
PDIP (P) 8 92.5083 mm² 9.81 x 9.43

  • Internally trimmed offset voltage:  1 mV (max)
  • Input offset voltage drift: 10 μV/°C (max)
  • Low input bias current: 50 pA
  • Low input noise current: 
  • Wide gain bandwidth: 3 MHz (min)
  • High slew rate: 10V/μs (min)
  • Low supply current: 1.8 mA/Amplifier
  • High input impedance: 10 12 Ω
  • Low total harmonic distortion   0.02%
  • Low 1/f noise corner: 50 Hz
  • Fast settling time to 0.01%: 2 μs

  • Internally trimmed offset voltage:  1 mV (max)
  • Input offset voltage drift: 10 μV/°C (max)
  • Low input bias current: 50 pA
  • Low input noise current: 
  • Wide gain bandwidth: 3 MHz (min)
  • High slew rate: 10V/μs (min)
  • Low supply current: 1.8 mA/Amplifier
  • High input impedance: 10 12 Ω
  • Low total harmonic distortion   0.02%
  • Low 1/f noise corner: 50 Hz
  • Fast settling time to 0.01%: 2 μs

  • These devices are low cost, high speed, JFET input operational amplifiers with very low input offset voltage and guaranteed input offset voltage drift. They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF412 dual is pin compatible with the LM1558, allowing designers to immediately upgrade the overall performance of existing designs.

    These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.


    These devices are low cost, high speed, JFET input operational amplifiers with very low input offset voltage and guaranteed input offset voltage drift. They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF412 dual is pin compatible with the LM1558, allowing designers to immediately upgrade the overall performance of existing designs.

    These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.


    ダウンロード 字幕付きのビデオを表示 ビデオ

    お客様が関心を持ちそうな類似品

    open-in-new 代替品と比較
    比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
    LF412 アクティブ デュアル、36V、3MHz、高スルーレート (13V/μs)、3mV のオフセット電圧、JFET 入力オペアンプ This is the same device optimized for cost-sensitive applications

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    6 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート LF412 Low Offset, Low Drift Dual JFET Input Operational Amplifier (jp) データシート (Rev. D 翻訳版) 最新英語版 (Rev.F) PDF | HTML 2010年 1月 28日
    e-Book(PDF) The Signal - オペアンプ設計ブログ集 英語版 2018年 3月 23日
    アプリケーション・ノート AN-301 Signal Conditioning for Sophisticated Transducers (Rev. B) 2013年 5月 6日
    アプリケーション・ノート AN-272 Op Amp Booster Designs (Rev. B) 2013年 4月 23日
    アプリケーション・ノート Effect of Heavy Loads on Accuracy and Linearity of Op Amp Circuits (Rev. B) 2013年 4月 22日
    アプリケーション・ノート AN-447 Protection Schemes for BI-FET Amplifiers and Switches 2004年 5月 2日

    設計と開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・モデル

    LF412-N PSPICE Model

    SNOM258.ZIP (1 KB) - PSpice Model
    計算ツール

    ANALOG-ENGINEER-CALC — アナログ技術者向けカリキュレータ

    アナログ・エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に繰り返し行っている計算の多くを迅速化します。この PC ベース・ツールはグラフィカル・インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ(ADC)のドライブ・バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。スタンドアロン・ツールとして使用できるほか、『アナログ回路設計式一覧ポケット・ガイド』で説明されているコンセプトと組み合わせることもできます。
    設計ツール

    CIRCUIT060013 — T ネットワーク帰還回路搭載、反転アンプ

    このデザインは入力信号 VIN を反転し、1000V/V 言い換えると 60dB の信号ゲインを達成します。T 帰還回路搭載の反転アンプは、値が小さい R4 や値が大きい帰還抵抗なしで高いゲインを取得するために使用できます。
    設計ツール

    CIRCUIT060015 — 調整可能なリファレンス電圧回路

    この回路は、反転と非反転のアンプ回路を 1 つに組み合わせ、入力電圧の負の値から入力電圧までの可変の基準電圧を生成します。ゲインを増加して、負の最高基準電圧のレベルを増やすこともできます。
    設計ツール

    CIRCUIT060074 — コンパレータによるハイサイド電流センシング回路

    このハイサイド電流センシング・ソリューションは、レール・ツー・レール入力同相範囲に対応している 1 個のコンパレータを使用し、負荷電流が 1A を上回った合にコンパレータの出力端子 (COMP OUT) で過電流アラート (OC-Alert) 信号を生成します。この実装は、OC-Alert 信号をアクティブ・ローに設定しています。したがって、1A のスレッショルドを上回ったときに、コンパレータの出力がローになります。負荷電流が 0.5 A (50% 減少) に低下すると OC-Alert が論理 HIGH (...)
    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    パッケージ ピン数 ダウンロード
    PDIP (P) 8 オプションの表示

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 材質成分
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報:
    • ファブの拠点
    • 組み立てを実施した拠点

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ