LMK04832 デュアル・ループ PLL 搭載超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ | TIJ.co.jp

LMK04832 (供給中) デュアル・ループ PLL 搭載超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ

 

概要

LMK04832は、超高性能でJEDEC JESD204Bに準拠したクロック・コンディショナーで、LMK0482xファミリの製品とピン互換性があります。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。

高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。

特長

  • 最大クロック出力周波数: 3255MHz
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 超低ノイズ(2500MHz時):
    • 54fs RMSジッタ(12kHz~20MHz)
    • 64fs RMSジッタ(100Hz~20MHz)
    • -157.6dBc/Hzのノイズ・フロア
  • 超低ノイズ(3200MHz時):
    • 61fs RMSジッタ(12kHz~20MHz)
    • 67fs RMSジッタ(100Hz~100MHz)
    • -156.5dBc/Hzのノイズ・フロア
  • PLL2
    • PLL FOM: -230dBc/Hz
    • PLL 1/f: -128dBc/Hz
    • 位相検出速度: 最高320MHz
    • 2つの内蔵VCO: 2440~2580MHz
      および2945~3255MHz
  • 最大14個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOSプログラマブル出力
  • 最大1個のバッファ付きVCXO/XO出力
    • LVPECL、LVDS、2xLVCMOSプログラマブル
  • 1-1023のCLKout分周器
  • 1-8191のSYSREF分周器
  • SYSREFクロックの25psステップ・アナログ遅延
  • デバイス・クロックおよびSYSREFのデジタル遅延および動的デジタル遅延
  • PLL1によるホールドオーバー・モード
  • PLL1またはPLL2による0遅延
  • 105℃のPCB温度に対応(サーマル・パッドで測定)

All trademarks are the property of their respective owners.

機能一覧

他の製品と比較 単一ループ PLL メール Excelへダウンロード
Part number オーダー・オプション Number of outputs Output type Output frequency (Min) (MHz) Output frequency (Max) (MHz) Number of Inputs Input type Supply voltage (Min) (V) Divider ratio Supply voltage (Max) (V) Features Operating temperature range (C) Rating
LMK04832 ご注文 14     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.305     3250     3       3.15       3.45     Holdover mode
JESD204B SYSREF Generation
Manual/auto switch
SPI    
-40 to 85     Catalog    
LMK04228 ご注文 15     LVDS
LVPECL
LVCMOS    
    3       3.15       3.45     JEDEC JESD204B Support
Dual PLL Architecture
Automatic and Manual Switch-Over Modes
Hitless Switching and LOS
Holdover Mode
OSCin Frequency Doubler
Multi-Mode Clock Distribution    
-40 to 85     Catalog    
LMK04616 ご注文 16     HCSL
HSDS
LVDS
LVPECL    
0.03     2000     4     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
1.7     1 to 65535     3.465     105C PCB temp
Holdover mode
JESD204B SYSREF
JESD204B SYSREF Generation
Jitter Cleaner/Clock Generator/Clock Distribution
Integrated LDOs
Integrated Loop Filters
Low Power Design
Manual and automatic switching between inputs
Semi-Digital PLL
SPI    
-40 to 85     Catalog    
LMK04808 ご注文 14     LVCMOS
LVDS
LVPECL    
0.22     3072     2     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     uWire
SPI
Holdover mode
Manual/auto switch
Int. xtal oscillator    
-40 to 85     Catalog    
LMK04821 ご注文 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.045     2075     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191
VCO1Div 2 to 8    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85     Catalog    
LMK04826 ご注文 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.225     2505     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85     Catalog    
LMK04828 ご注文 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.289     3080     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85