ホーム インターフェイス HDMI、DisplayPort、MIPI の各 IC

SN65DSI86-Q1

アクティブ

車載対応、MIPI® DSI から eDP (embedded DisplayPort) へのブリッジ

製品詳細

Type Bridge Protocols MIPI DSI, eDP Rating Automotive Speed (max) (Gbps) 12 Supply voltage (V) 1.2 Operating temperature range (°C) -40 to 85
Type Bridge Protocols MIPI DSI, eDP Rating Automotive Speed (max) (Gbps) 12 Supply voltage (V) 1.2 Operating temperature range (°C) -40 to 85
HTQFP (PAP) 64 144 mm² 12 x 12
  • Embedded DisplayPort (eDP) 1.4 Compliant
    Supporting 1, 2, or 4 Lanes at 1.62 Gbps (RBR),
    2.16 Gbps, 2.43 Gbps, 2.7 Gbps (HBR), 3.24
    Gbps, 4.32 Gbps, or 5.4 Gbps (HBR2).
  • Implements MIPI® D-PHY Version 1.1 Physical
    Layer Front-End and Display Serial Interface (DSI)
    Version 1.02.00
  • Dual-Channel DSI Receiver Configurable for One,
    Two, Three, or Four D-PHY Data Lanes Per
    Channel Operating up to 1.5 Gbps Per Lane
  • Supports 18 bpp and 24 bpp DSI Video Packets
    With RGB666 and RGB888 Formats
  • Suitable for 60 fps 4K 4096 × 2304 Resolution at
    18 bpp Color, and WUXGA 1920 × 1200
    Resolution with 3D Graphics at 60 fps (120 fps
    Equivalent)
  • MIPI Front-End Configurable for Single-Channel
    or Dual-Channel DSI Configuration
  • Supports Dual-Channel DSI Odd, Even and Left,
    Right Operating Modes
  • 1.2-V Main VCC Power Supply and 1.8-V Supply
    for Digital I/Os
  • Low-Power Features Include Panel Refresh and
    MIPI Ultralow Power State (ULPS) Support
  • DisplayPort Lane Polarity and Assignment
    Configurable.
  • Supports 12-MHz, 19.2-MHz, 26-MHz, 27-MHz,
    and 38.4-MHz Frequencies Through External
    Reference Clock (REFCLK)
  • ESD Rating ±2 kV (HBM)
  • Packaged in 64-Terminal HTQFP (PAP)
  • Temperature Range: –40°C to +85°C
  • Embedded DisplayPort (eDP) 1.4 Compliant
    Supporting 1, 2, or 4 Lanes at 1.62 Gbps (RBR),
    2.16 Gbps, 2.43 Gbps, 2.7 Gbps (HBR), 3.24
    Gbps, 4.32 Gbps, or 5.4 Gbps (HBR2).
  • Implements MIPI® D-PHY Version 1.1 Physical
    Layer Front-End and Display Serial Interface (DSI)
    Version 1.02.00
  • Dual-Channel DSI Receiver Configurable for One,
    Two, Three, or Four D-PHY Data Lanes Per
    Channel Operating up to 1.5 Gbps Per Lane
  • Supports 18 bpp and 24 bpp DSI Video Packets
    With RGB666 and RGB888 Formats
  • Suitable for 60 fps 4K 4096 × 2304 Resolution at
    18 bpp Color, and WUXGA 1920 × 1200
    Resolution with 3D Graphics at 60 fps (120 fps
    Equivalent)
  • MIPI Front-End Configurable for Single-Channel
    or Dual-Channel DSI Configuration
  • Supports Dual-Channel DSI Odd, Even and Left,
    Right Operating Modes
  • 1.2-V Main VCC Power Supply and 1.8-V Supply
    for Digital I/Os
  • Low-Power Features Include Panel Refresh and
    MIPI Ultralow Power State (ULPS) Support
  • DisplayPort Lane Polarity and Assignment
    Configurable.
  • Supports 12-MHz, 19.2-MHz, 26-MHz, 27-MHz,
    and 38.4-MHz Frequencies Through External
    Reference Clock (REFCLK)
  • ESD Rating ±2 kV (HBM)
  • Packaged in 64-Terminal HTQFP (PAP)
  • Temperature Range: –40°C to +85°C

The SN65DSI86-Q1 DSI to embedded DisplayPort (eDP) bridge features a dual-channel MIPI D-PHY receiver front-end configuration with four lanes per channel operating at 1.5 Gbps per lane and a maximum input bandwidth of 12 Gbps. The bridge decodes MIPI DSI 18-bpp RGB666 and 24-bpp RGB888 packets and converts the formatted video data stream to a DisplayPort with up to four lanes at either 1.62 Gbps, 2.16 Gbps, 2.43 Gbps, 2.7 Gbps, 3.24 Gbps, 4.32 Gbps, or 5.4 Gbps.

The SN65DSI86-Q1 is well suited for WQXGA at 60 frames per second, as well as 3D graphics at 4K and true HD (1920 × 1080) resolutions at an equivalent 120 fps with up to 24 bpp. Partial line buffering is implemented to accommodate the data stream mismatch between the DSI and DisplayPort interfaces.

Designed with industry compliant interface technology, the is compatible with a wide range of microprocessors, and is designed with a range of power management features, including panel refresh support, and the MIPI defined ultralow power state (ULPS) support.

The SN65DSI86 Q1 is implemented in a 10-mm × 10-mm HTQFP at 0.5-mm pitch package, and operates across a temperature range from –40°C to +85°C.

In the rest of this document, the SN65DSI86-Q1 is referred to as SN65DSIx6 or DSIx6.

The SN65DSI86-Q1 DSI to embedded DisplayPort (eDP) bridge features a dual-channel MIPI D-PHY receiver front-end configuration with four lanes per channel operating at 1.5 Gbps per lane and a maximum input bandwidth of 12 Gbps. The bridge decodes MIPI DSI 18-bpp RGB666 and 24-bpp RGB888 packets and converts the formatted video data stream to a DisplayPort with up to four lanes at either 1.62 Gbps, 2.16 Gbps, 2.43 Gbps, 2.7 Gbps, 3.24 Gbps, 4.32 Gbps, or 5.4 Gbps.

The SN65DSI86-Q1 is well suited for WQXGA at 60 frames per second, as well as 3D graphics at 4K and true HD (1920 × 1080) resolutions at an equivalent 120 fps with up to 24 bpp. Partial line buffering is implemented to accommodate the data stream mismatch between the DSI and DisplayPort interfaces.

Designed with industry compliant interface technology, the is compatible with a wide range of microprocessors, and is designed with a range of power management features, including panel refresh support, and the MIPI defined ultralow power state (ULPS) support.

The SN65DSI86 Q1 is implemented in a 10-mm × 10-mm HTQFP at 0.5-mm pitch package, and operates across a temperature range from –40°C to +85°C.

In the rest of this document, the SN65DSI86-Q1 is referred to as SN65DSIx6 or DSIx6.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN65DSIx6-Q1 MIPI® DSI to eDP™ Bridge データシート (Rev. A) PDF | HTML 2015年 12月 29日
アプリケーション・ノート SN65DSI86 and SN65DSI96 Hardware Implementation Guide 2013年 10月 8日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

IDE (統合開発環境)、コンパイラ、またはデバッガ

DSI-TUNER — チューナー ビデオ構成ソフトウェア ツール

DSI チューナー ビデオ構成ツールは、DSI から LVDS へのブリッジ デバイスである SN65DSI8x を使用し、DSI データを LVDS パネルに転送するために必要なビデオ タイミングと構成レジスタの値を生成します。タイミングとレジスタの値は、このツールの入力フィールドに対するユーザーの入力に基づいて計算されます。
シミュレーション・モデル

SN65DSI86-Q1 IBIS Model

SLLM242.ZIP (92 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 ダウンロード
HTQFP (PAP) 64 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ