SN74AHCT74 デュアル ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ、クリア/プリセット付 | TIJ.co.jp

SN74AHCT74
この製品はすでに市場にリリースされており、ご購入できます。 一部の製品は、より新しい代替品を使用できる可能性があります。
デュアル ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ、クリア/プリセット付

デュアル ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ、クリア/プリセット付 - SN74AHCT74
データシート
 

概要

The ’AHCT74 dual positive-edge-triggered devices are D-type flip-flops.

A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

特長

  • Inputs Are TTL-Voltage Compatible
  • Latch-Up Performance Exceeds 250 mA Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

機能一覧

他の製品と比較 D タイプ・フリップフロップ メール Excelへダウンロード
Part number オーダー・オプション Technology Family Input type Output type VCC (Min) (V) VCC (Max) (V) Channels (#) Clock Frequency (Max) (MHz) ICC (uA) IOL (Max) (mA) IOH (Max) (mA) Features Rating Package Group
SN74AHCT74 ご注文 AHCT     TTL-Compatible CMOS     Push-Pull     4.5     5.5     2     70     20     8     -8     Balanced outputs
Very high speed (tpd 5-10ns)    
Catalog     PDIP | 14
SOIC | 14
SO | 14
SSOP | 14
TSSOP | 14
TVSOP | 14
VQFN | 14    
SN54AHCT74 サンプルは利用できません。 AHCT     TTL-Compatible CMOS     Push-Pull     4.5     5.5     2     70     20     8     -8     Balanced outputs
Very high speed (tpd 5-10ns)    
Military     CDIP | 14
CFP | 14
LCCC | 20