この製品には新バージョンがあります。
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
SN74AVC1T45
- Available in the Texas Instruments NanoFree™ package
- Fully configurable dual-rail design allows each port to operate over the full 1.2V to 3.6V power-supply range
- VCC isolation feature – if either VCC input is at GND, then both ports are in the high-impedance state
- DIR input circuit referenced to VCCA
- ±12mA output drive at 3.3V
- I/Os are 4.6V tolerant
- Ioff supports partial-power-down mode operation
- Typical maximum data rates
- 500Mbps (1.8V to 3.3V translation)
- 320Mbps (<1.8V to 3.3V translation)
- 320Mbps (translate to 2.5V or 1.8V)
- 280Mbps (translate to 1.5V)
- 240Mbps (translate to 1.2V)
- Latch-up performance exceeds 100mA per JESD 78, Class II
- ESD protection exceeds JESD 22
- ±2000V Human Body Model (A114-A)
- 200V Machine Model (A115-A)
- ±1000V Charged-Device Model (C101)
This single-bit noninverting bus transceiver uses two separate configurable power-supply rails. The SN74AVC1T45 is optimized to operate with VCCA/VCCB set at 1.4V to 3.6V. It is operational with VCCA/VCCB as low as 1.2V. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.2V to 3.6V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.2V to 3.6V. This allows for universal low-voltage, bidirectional translation between any of the 1.2V, 1.5V, 1.8V, 2.5V, and 3.3V voltage nodes.
The SN74AVC1T45 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input activate either the B-port outputs or the A-port outputs. The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports always is active and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.
The SN74AVC1T45 is designed so that the DIR input is powered by VCCA.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
The VCC isolation feature is designed so that if either VCC input is at GND, then both ports are in the high-impedance state.
NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
AVCLVCDIRCNTRL-EVM — AVC と LVC をサポートする方向制御型双方向変換デバイス向け汎用評価モジュール(EVM)
The generic EVM is designed to support one, two, four and eight channel LVC and AVC direction-controlled translation devices. It also supports the bus hold and automotive -Q1 devices in the same number of channels. The AVC are low voltage translation devices with lower drive strength of 12mA. LVC (...)
TMP114EVM — TMP114 超薄型プロファイル、1.2V、高精度温度センサの評価基板
この評価基板は、EVM 基板上でセンサとホスト・コントローラの間にミシン目を設けた設計を採用しています。ミシン目を使用して、評価の際にフレキシビリティを高めることができます。
- その結果、TMP114 (...)
EVMK2GX — 66AK2Gx 1GHz 評価モジュール
EVMK2GX(「K2G」とも呼ぶ)1GHz 評価モジュール(EVM)は 66AK2Gx プロセッサ・ファミリの迅速な評価のほか、オーディオ、産業用モーター制御、スマート・グリッド保護、高信頼性リアルタイム・コンピューティング集約型アプリケーションの迅速な開発を可能にします。 既存の KeyStone ベース SoC デバイスと同様に、66AK2Gx の DSP と ARM コアがシステム内のメモリとペリフェラルをすべて制御します。こうしたアーキテクチャは DSP または ARM を中心としたシステム設計を可能にし、ソフトウェアのフレキシビリティを最大限に高めます。
この EVM は (...)
多くの TI リファレンス デザインには、SN74AVC1T45 があります。
TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。
パッケージ | ピン数 | ダウンロード |
---|---|---|
DSBGA (YZP) | 6 | オプションの表示 |
SOT-23 (DBV) | 6 | オプションの表示 |
SOT-5X3 (DRL) | 6 | オプションの表示 |
SOT-SC70 (DCK) | 6 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点