SN74CBT3383C
- 最大 -2V の A および B ポートのオフ・アイソレーション用アンダーシュート保護
- 伝播遅延がゼロに近い双方向データ・フロー
- 低いオン抵抗 (ron) 特性 (ron = 3Ω：標準値)
- 低い入力および出力容量により負荷および信号歪みが最小化 (Cio(OFF) = 8pF：標準値)
- データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
- 低消費電力 (ICC = 3µA：最大値)
- 4V～5.5V のデータ I/O で動作する VCC は、0～5V の信号レベル (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V) をサポート
- 制御入力を TTL または 5V/3.3V CMOS 出力で駆動可能
- Ioff により部分的パワーダウン・モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22−2000V 人体モデル (A114-B、Class II) − 1000V 荷電デバイス・モデル (C101) に準拠した ESD 性能テスト済み
- デジタルとアナログの両方のアプリケーションに対応：PCI インターフェイス、メモリ・インターリーブ、バス絶縁、低歪みの信号ゲーティング
SN74CBT3383C は、オン抵抗 (ron) が低いため伝播遅延を最小限に低減できる高速 TTL 互換 FET バス・スイッチです。 SN74CBT3383C の A および B ポートのアクティブ・アンダーシュート保護回路は、アンダーシュート・イベントを検出し、スイッチが適切なオフ状態に維持されるようにすることで、最大 -2V のアンダーシュートを保護します。
SN74CBT3383C は、10 ビットのバス・スイッチ、または単一の出力イネーブル (BE) 入力を持つ 5 ビットのバス交換スイッチとして構成され、4 つの信号ポート間でデータを交換できます。セレクト (BX) 入力は、バス交換スイッチのデータ・パスを制御します。BE が Low のとき、A ポートは B ポートに接続され、ポート間の双方向データ・フローが可能になります。BE が High のとき、A ポートと B ポートの間に高インピーダンス状態が存在します。
このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff 機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。
電源オンまたは電源オフ時に高インピーダンス状態を確保するため、BE はプルアップ抵抗経由で VCC に接続されます。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| SOIC (DW) | 24 | オプションの表示 |
| SSOP (DBQ) | 24 | オプションの表示 |
| TSSOP (PW) | 24 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。