SN74LVC2G34

アクティブ

2 チャネル、1.65V ~ 5.5V バッファ

製品詳細

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 6 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • Available in the Texas Instruments NanoFree Package
  • Supports 5.5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Maximum tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Maximum of 5.5 V Down to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

All trademarks are the property of their respective owners.

  • Available in the Texas Instruments NanoFree Package
  • Supports 5.5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Maximum tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Maximum of 5.5 V Down to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

All trademarks are the property of their respective owners.

The SN74LVC2G34 device is a dual buffer gate designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G34 device performs the Boolean function Y = A in positive logic.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The SN74LVC2G34 device is a dual buffer gate designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G34 device performs the Boolean function Y = A in positive logic.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74AUP2G07 アクティブ オープン・ドレイン出力、2 チャネル、0.8V ~ 3.6V 低消費電力バッファ Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)
比較対象デバイスと同等の機能で、ピン配置が異なる製品
SN74AUP2G34 アクティブ 2 チャネル、0.8V ~ 3.6V 低消費電力バッファ Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
28 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC2G34 Dual Buffer Gate データシート (Rev. J) PDF | HTML 2015年 10月 30日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
シミュレーション・モデル

HSPICE MODEL OF SN74LVC2G34

SCEJ194.ZIP (87 KB) - HSpice Model
シミュレーション・モデル

SN74LVC2G34 Behavioral SPICE Model

SCEM610.ZIP (7 KB) - PSpice Model
シミュレーション・モデル

SN74LVC2G34 IBIS Model (Rev. B)

SCEM255B.ZIP (45 KB) - IBIS Model
リファレンス・デザイン

TIDA-010054 — レベル 3 の電気自動車 (EV) 充電ステーション向け、双方向、デュアル アクティブ ブリッジのリファレンス デザイン

このリファレンス デザインは、単相デュアル アクティブ ブリッジ (DAB) DC/DC コンバータを実装する方法の概要を示します。DAB トポロジには、ソフト スイッチング整流、デバイス数の削減、高効率といった利点があります。このデザインは、電力密度、コスト、ガルバニック絶縁、高い電圧変換比、信頼性を重要な要因とする場合に有利であり、EV (電気自動車) の充電ステーションやエネルギー ストレージの各アプリケーションに最適です。DAB (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00420 — ADC ベース、デジタル絶縁型、広い入力範囲、16 チャネル、AC/DC バイナリ入力のリファレンス・デザイン

このリファレンス・デザインは、コスト最適化済みかつスケーラビリティの高い ADC をベースとした AC/DC バイナリ入力モジュール (BIM) アーキテクチャと強化絶縁機能の組み合わせを示します。1 個の 10 ビットまたは 12 ビット SAR ADC の 16 チャネルを使用して、複数のバイナリ入力をセンスできます。複数のオペアンプは、チャネルあたりのコストを低く維持することに加え、各入力に対する最適なシグナル・コンディショニングを実現します。デジタル・アイソレータ (基本絶縁型または強化絶縁型) (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010065 — 高効率、電磁波の小さい絶縁型 DC/DC コンバータをベースとするアナログ入力モジュールのリファレンス・デザイン

このリファレンス・デザインは、絶縁型アンプ用の絶縁型電源を生成し、絶縁された電圧と電流を測定するための簡単なアーキテクチャです。5V 入力および構成可能な 5V/5.4V 出力 (低ドロップアウト・レギュレータ (LDO) のためのヘッドルーム) で動作する完全統合型強化絶縁 DC/DC コンバータにより、絶縁された電力を生成します。入力範囲が ±50mV である複数の絶縁型アンプは、複数のチャネル絶縁入力という形で構成済みであり、これらのアンプに接続した複数のシャントを使用して電流を測定します。入力範囲が ±250mV または ±12V (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00653 — バッテリ充電アプリケーション向け非絶縁型双方向コンバータのリファレンス・デザイン

TIDA-00653 is a non-isolated 48 to 12-V bi-directional converter reference design for 48V battery applications enabled by the UCD3138 digital power controller. The design has the flexibility to work in either a ZVS transition-mode topology to optimize light-load efficiency, or a hard-switching (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010055 — TIDA-010055

このリファレンス・デザインは、アナログ入出力に対応する保護リレーと各種通信モジュール向けに、5V、12V、24V いずれかの DC 入力を受け入れ、非絶縁型電力を供給する電源アーキテクチャを提示します。このデザインは複数の電力出力を生成するために 1 個の統合型 FET を組み合わせた複数の DC/DC コンバータを使用し、サイズと開発期間を重視するアプリケーション向けに 1 個の統合型インダクタを組み合わせた 1 個のパワー・モジュールを使用しています。また、低 EMI を必要とするアプリケーション向けに HotRod™ (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010011 — 保護リレー・プロセッサ・モジュール向け高効率電源アーキテクチャのリファレンス・デザイン

This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
回路図: PDF
リファレンス・デザイン

TIDA-00609 — 自己ブート型オーディオ・システム

このリファレンス・デザインの目的は、オーディオ・システムのリファレンスとして使用できるハードウェアとソフトウェアの各ツールを提供することです。PurePath™ Console Motherboard (Rev F) の新しいリビジョンは、スタンドアロンの自己起動機能を追加し、このプラットフォームと互換性のあるどの評価基板 (EVM) と組み合わせた場合でも、魅力的なデモを実行できます。
試験報告書: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
DSBGA (YZP) 6 オプションの表示
SOT-23 (DBV) 6 オプションの表示
SOT-5X3 (DRL) 6 オプションの表示
SOT-SC70 (DCK) 6 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ