SN74TVC3306
- 電圧制限アプリケーションで使用できるように設計
- ポート A と B の間は 3.5Ω のオン状態接続
- フロースルー・ピン配置によりプリント基板の配線を簡素化
- GTL+ レベルとのダイレクト・インターフェイス
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護：
- 人体モデルで 2000V
- マシン・モデルで 200V
- 荷電デバイス・モデルで 1000V
SN74TVC3306 このデバイスには、共通のバッファなしゲートを持つ 3 個の並列 NMOS パス・トランジスタが搭載されています。スイッチのオン状態の抵抗が低いため、最小の伝播遅延で接続が可能です。
このデバイスは、リファレンス・トランジスタにゲートをカスケード接続したデュアル・スイッチとして使用できます。各パス・トランジスタの低電圧側は、リファレンス・トランジスタによって設定された電圧に制限されます。これは、 High 状態の電圧レベルのオーバーシュートに敏感な入力を持つ部品を保護するためです。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示 設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DIP-ADAPTER-EVM — DIP アダプタの評価基板
DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。
DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています：
- D と U（SOIC-8）
- PW（TSSOP-8）
- DGK（MSOP-8、VSSOP-8）
- DBV（SOT23-6、SOT23-5、SOT23-3）
- DCK（SC70-6、SC70-5）
- DRL（SOT563-6）
ユーザー ガイド: PDF
インターフェイス・アダプタ
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
ユーザー ガイド: PDF
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| SSOP (DCT) | 8 | オプションの表示 |
| VSSOP (DCU) | 8 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。