変換クロック機能内蔵、8x FIFO 搭載、8 チャネル、±0.5 LSB INL、シリアル出力、低消費電力 ADC

TLC2578 は生産中止予定です
以下の代替品のいずれかをご検討ください。
open-in-new 代替品と比較
比較対象デバイスと類似の機能
ADS8668 アクティブ 5V 電源電圧の供給でバイポーラ入力に対応、12 ビット、500kSPS、8 チャネル SAR ADC Higher speed

製品詳細

Resolution (Bits) 12 Sample rate (max) (ksps) 200 Number of input channels 8 Interface type SPI Architecture SAR Input type Pseudo-Differential, Single-ended Multichannel configuration Multiplexed Rating Catalog Reference mode External Input voltage range (max) (V) 10 Input voltage range (min) (V) -10 Features Oscillator Operating temperature range (°C) -40 to 85 Power consumption (typ) (mW) 29 Analog supply (min) (V) 4.75 Analog supply voltage (max) (V) 5.5 SNR (dB) 72 Digital supply (min) (V) 2.7 Digital supply (max) (V) 5.5
Resolution (Bits) 12 Sample rate (max) (ksps) 200 Number of input channels 8 Interface type SPI Architecture SAR Input type Pseudo-Differential, Single-ended Multichannel configuration Multiplexed Rating Catalog Reference mode External Input voltage range (max) (V) 10 Input voltage range (min) (V) -10 Features Oscillator Operating temperature range (°C) -40 to 85 Power consumption (typ) (mW) 29 Analog supply (min) (V) 4.75 Analog supply voltage (max) (V) 5.5 SNR (dB) 72 Digital supply (min) (V) 2.7 Digital supply (max) (V) 5.5
SOIC (DW) 24 159.65 mm² 15.5 x 10.3 TSSOP (PW) 24 49.92 mm² 7.8 x 6.4
  • 14-Bit Resolution for TLC3574/78, 12-Bit for TLC2574/2578
  • Maximum Throughput 200-KSPS
  • Multiple Analog Inputs:
    • 8 Single-Ended Channels for TLC3578/2578
    • 4 Single-Ended Channels for TLC3574/2574
  • Analog Input Range: ±10 V
  • Pseudodifferential Analog Inputs
  • SPI/DSP-Compatible Serial Interfaces With SCLK up to 25-MHz
  • Built-In Conversion Clock and 8x FIFO
  • Single 5-V Analog Supply; 3-/5-V Digital Supply
  • Low-Power
    • 5.8 mA in Normal Operation
    • 20 µA in Power Down
  • Programmable Autochannel Sweep and Repeat
  • Hardware-Controlled, Programmable Sampling Period
  • Hardware Default Configuration
  • INL: TLC3574/78: ±1 LSB;
            TLC2574/78: ±0.5 LSB
  • DNL: TLC3574/78: ±0.5 LSB;
              TLC2574/78: ±0.5 LSB
  • SINAD: TLC3574/78: 79 dB;
              TLC2574/78: 72 dB
  • THD: TLC3574/78: –82 dB;
              TLC2574/78: –82 dB

Note: Recommended Voltage Reference: REF02 and REF102

  • 14-Bit Resolution for TLC3574/78, 12-Bit for TLC2574/2578
  • Maximum Throughput 200-KSPS
  • Multiple Analog Inputs:
    • 8 Single-Ended Channels for TLC3578/2578
    • 4 Single-Ended Channels for TLC3574/2574
  • Analog Input Range: ±10 V
  • Pseudodifferential Analog Inputs
  • SPI/DSP-Compatible Serial Interfaces With SCLK up to 25-MHz
  • Built-In Conversion Clock and 8x FIFO
  • Single 5-V Analog Supply; 3-/5-V Digital Supply
  • Low-Power
    • 5.8 mA in Normal Operation
    • 20 µA in Power Down
  • Programmable Autochannel Sweep and Repeat
  • Hardware-Controlled, Programmable Sampling Period
  • Hardware Default Configuration
  • INL: TLC3574/78: ±1 LSB;
            TLC2574/78: ±0.5 LSB
  • DNL: TLC3574/78: ±0.5 LSB;
              TLC2574/78: ±0.5 LSB
  • SINAD: TLC3574/78: 79 dB;
              TLC2574/78: 72 dB
  • THD: TLC3574/78: –82 dB;
              TLC2574/78: –82 dB

Note: Recommended Voltage Reference: REF02 and REF102

The TLC3574, TLC3578, TLC2574, and TLC2578 are a family of high-performance, low-power, CMOS analog-to-digital converters (ADC). TLC3574/78 is a 14-bit ADC; TLC2574/78 is a 12-bit ADC. All parts operate from single 5-V analog power supply and 3-V to 5-V digital supply. The serial interface consists of four digital input [chip select (CS\), frame sync (FS), serial input-output clock (SCLK), serial data input (SDI)], and a 3-state serial data output (SDO). CS\ (works as SS\, slave select), SDI, SDO and SCLK form an SPI interface. FS, SDI, SDO, and SCLK form DSP interface. The frame sync signal (FS) indicates the start of a serial data frame being transferred. When multiple converters connect to one serial port of a DSP, CS\ works as the chip select to allow the host DSP to access the individual converter. CS\ can be tied to ground if only one converter is used. FS must be tied to DVDD if it is not used (such as in an SPI interface). When SDI is tied to DVDD, the device is set in hardware default mode after power on and no software configuration is required. In the simplest case, only three wires (SDO, SCLK, and CS\ or FS) are needed to interface with the host.

In addition to being a high-speed ADC with versatile control capability, these devices have an on-chip analog multiplexer (MUX) that can select any analog input or one of three self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampling period (extended sampling). The normal sampling period can also be programmed as short sampling (12 SCLKs) or long sampling (44 SCLKs) to accommodate the faster SCLK operation popular among high-performance signal processors. The TLC3574/78 and TLC2574/78 are designed to operate with low-power consumption. The power saving feature is further enhanced with autopower-down mode and programmable conversion speeds. The conversion clock (internal OSC) is built in. The converter can also use an external SCLK as the conversion clock for maximum flexibility. The TLC3574/78 and TLC2574/78 are specified with bipolar input and a full scale range of ±10 V.

The TLC3574, TLC3578, TLC2574, and TLC2578 are a family of high-performance, low-power, CMOS analog-to-digital converters (ADC). TLC3574/78 is a 14-bit ADC; TLC2574/78 is a 12-bit ADC. All parts operate from single 5-V analog power supply and 3-V to 5-V digital supply. The serial interface consists of four digital input [chip select (CS\), frame sync (FS), serial input-output clock (SCLK), serial data input (SDI)], and a 3-state serial data output (SDO). CS\ (works as SS\, slave select), SDI, SDO and SCLK form an SPI interface. FS, SDI, SDO, and SCLK form DSP interface. The frame sync signal (FS) indicates the start of a serial data frame being transferred. When multiple converters connect to one serial port of a DSP, CS\ works as the chip select to allow the host DSP to access the individual converter. CS\ can be tied to ground if only one converter is used. FS must be tied to DVDD if it is not used (such as in an SPI interface). When SDI is tied to DVDD, the device is set in hardware default mode after power on and no software configuration is required. In the simplest case, only three wires (SDO, SCLK, and CS\ or FS) are needed to interface with the host.

In addition to being a high-speed ADC with versatile control capability, these devices have an on-chip analog multiplexer (MUX) that can select any analog input or one of three self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampling period (extended sampling). The normal sampling period can also be programmed as short sampling (12 SCLKs) or long sampling (44 SCLKs) to accommodate the faster SCLK operation popular among high-performance signal processors. The TLC3574/78 and TLC2574/78 are designed to operate with low-power consumption. The power saving feature is further enhanced with autopower-down mode and programmable conversion speeds. The conversion clock (internal OSC) is built in. The converter can also use an external SCLK as the conversion clock for maximum flexibility. The TLC3574/78 and TLC2574/78 are specified with bipolar input and a full scale range of ±10 V.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 5-V Analog, 3-/5-V Digital, 14-/12-Bit, 200-KSPS, 4-/8-Channel Serial Analog-to- データシート (Rev. C) 2003年 5月 29日
e-Book(PDF) Best of Baker's Best: Precision Data Converters -- SAR ADCs 2015年 5月 21日
アプリケーション・ノート Determining Minimum Acquisition Times for SAR ADCs, part 2 2011年 3月 17日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

TLC2578 IBIS Model

SLAM136.ZIP (53 KB) - IBIS Model
計算ツール

ANALOG-ENGINEER-CALC — アナログ技術者向けカリキュレータ

アナログ・エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に繰り返し行っている計算の多くを迅速化します。この PC ベース・ツールはグラフィカル・インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ(ADC)のドライブ・バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。スタンドアロン・ツールとして使用できるほか、『アナログ回路設計式一覧ポケット・ガイド』で説明されているコンセプトと組み合わせることもできます。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 ダウンロード
SOIC (DW) 24 オプションの表示
TSSOP (PW) 24 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ