TLC320AD50

アクティブ

マスター・スレーブ機能 (3 個のスレーブ) 搭載、89dB SNR、シングルチャネル・コーデック

製品詳細

Number of ADC channels 1 Number of DAC channels 1 Analog inputs 2 Analog outputs 2 Sampling rate (max) (kHz) 22.05 Rating Military ADC SNR (typ) (dB) 0 DAC SNR (typ) (dB) 0 Operating temperature range (°C) -40 to 85
Number of ADC channels 1 Number of DAC channels 1 Analog inputs 2 Analog outputs 2 Sampling rate (max) (kHz) 22.05 Rating Military ADC SNR (typ) (dB) 0 DAC SNR (typ) (dB) 0 Operating temperature range (°C) -40 to 85
SOIC (DW) 28 184.37 mm² 17.9 x 10.3
  • General-purpose analog interface circuit for V.34+ modem and business audio applications
  • 16-bit oversampling sigma-delta ADC and DAC
  • Serial port interface
  • Typical 89-dB SNR (signal-to-noise ratio) for ADC and DAC
  • Typical 90-dB THD (signal to total harmonic distortion) for ADC and DAC
  • Typical 88-dB dynamic range
  • Test mode that includes a digital loopback test and analog loopback test
  • Programmable A/D and D/A conversion rate
  • Programmable input and output gain control
  • Maximum conversion rate: 22.05 kHz
  • Single 5-V power supply voltage or 5-V analog and 3-V digital power supply voltage
  • Power dissipation (PD) of 120 mW rms typical in the operating mode
  • Hardware power-down mode to 7.5 mW
  • Internal reference voltage (Vref)
  • Differential architecture throughout device
  • TLC320AD50C/I can support up to three slave devices; TLC320AD52C can support one slave
  • 2s complement data format
  • ALTDATA terminal provides data monitoring
  • Monitor amplifier to monitor input signals
  • On-chip phase locked loop (PLL)
  • General-purpose analog interface circuit for V.34+ modem and business audio applications
  • 16-bit oversampling sigma-delta ADC and DAC
  • Serial port interface
  • Typical 89-dB SNR (signal-to-noise ratio) for ADC and DAC
  • Typical 90-dB THD (signal to total harmonic distortion) for ADC and DAC
  • Typical 88-dB dynamic range
  • Test mode that includes a digital loopback test and analog loopback test
  • Programmable A/D and D/A conversion rate
  • Programmable input and output gain control
  • Maximum conversion rate: 22.05 kHz
  • Single 5-V power supply voltage or 5-V analog and 3-V digital power supply voltage
  • Power dissipation (PD) of 120 mW rms typical in the operating mode
  • Hardware power-down mode to 7.5 mW
  • Internal reference voltage (Vref)
  • Differential architecture throughout device
  • TLC320AD50C/I can support up to three slave devices; TLC320AD52C can support one slave
  • 2s complement data format
  • ALTDATA terminal provides data monitoring
  • Monitor amplifier to monitor input signals
  • On-chip phase locked loop (PLL)

The TLC320AD50C, TLC320AD50I, and TLC320AD52C provide high-resolution signal conversion from digital-to-analog (D/A) and from analog-to-digital (A/D) using oversampling sigma-delta technology. This device consists of a pair of 16-bit synchronous serial conversion paths (one for each direction) and includes an interpolation filter before the DAC and a decimation filter after the ADC. Other overhead functions on the chip include timing (sample rate, FSD delay) and control (programmable gain amplifier, PLL, communication protocol, etc.). The sigma-delta architecture produces high resolution A/D and D/A conversion at a low system cost.

Programmable functions of this device can be selected through the serial interface. Options include reset, power down, communications protocol, signal sampling rate, gain control, and system test modes (see section 6). The TLC320AD50C and TLC320AD52C are characterized for operation from 0°C to 70°C, and the TLC320AD50I is characterized for operation from \x9640°C to 85°C.

The TLC320AD50C, TLC320AD50I, and TLC320AD52C provide high-resolution signal conversion from digital-to-analog (D/A) and from analog-to-digital (A/D) using oversampling sigma-delta technology. This device consists of a pair of 16-bit synchronous serial conversion paths (one for each direction) and includes an interpolation filter before the DAC and a decimation filter after the ADC. Other overhead functions on the chip include timing (sample rate, FSD delay) and control (programmable gain amplifier, PLL, communication protocol, etc.). The sigma-delta architecture produces high resolution A/D and D/A conversion at a low system cost.

Programmable functions of this device can be selected through the serial interface. Options include reset, power down, communications protocol, signal sampling rate, gain control, and system test modes (see section 6). The TLC320AD50C and TLC320AD52C are characterized for operation from 0°C to 70°C, and the TLC320AD50I is characterized for operation from \x9640°C to 85°C.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Sigma-Delta Analog Interface Circuits With Master-Slave Function データシート (Rev. E) 2000年 10月 13日
アプリケーション・ノート Out-of-Band Noise Measurement Issues for Audio Devices (Rev. A) 2019年 12月 31日
アプリケーション・ノート Audio Serial Interface Configurations for Audio Codecs (Rev. A) 2019年 6月 27日
アプリケーション・ノート Using the MSP430 Launchpad as a Standalone I2C Host for Audio Products (Rev. A) 2013年 10月 28日
アプリケーション・ノート Audio Serial Interface Configurations for Audio Codecs 2010年 9月 22日
アプリケーション・ノート Solving Enumeration Errors in USB Audio DAC and CODEC Designs 2009年 10月 30日
アプリケーション・ノート Configuring I2S to Generate BCLK from Codec Devices & WCLK from McBSP Port 2009年 7月 8日
EVM ユーザー ガイド (英語) Evaluation Board for the TLC320AD50C DSP Analog Interface Circuit 2000年 2月 9日
アプリケーション・ノート Comparison of TI Voiceband Codecs for Telephony Applications 1999年 12月 8日
アプリケーション・ノート Design Guidelines for the TLC320AD50 1999年 12月 2日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
SOIC (DW) 28 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ