製品詳細

Function General-purpose timer Iq (typ) (mA) 0.25 Rating Catalog Operating temperature range (°C) -40 to 125 Supply voltage (max) (V) 15 Supply voltage (min) (V) 2
Function General-purpose timer Iq (typ) (mA) 0.25 Rating Catalog Operating temperature range (°C) -40 to 125 Supply voltage (max) (V) 15 Supply voltage (min) (V) 2
PDIP (P) 8 92.5083 mm² 9.81 x 9.43 SOIC (D) 8 29.4 mm² 4.9 x 6 SOP (PS) 8 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4
  • 超低消費電力
    • VDD = 5V で 1mW (標準値)
  • 非安定モードで動作可能
  • レール・ツー・レールにスイング可能な CMOS 出力
  • 高い出力電流能力
    • シンク:標準値 100mA
    • 出典:標準値 10mA
  • 出力は CMOS、TTL、MOS と完全互換
  • 電源電流が少ないため出力遷移中のスパイクが小さい
  • 2V~15V の単一電源動作
  • NE555 と機能的に交換可能 (同じピン配置)
  • ANSI/ESDA/JEDEC JS-001 に準拠し、1000V を超える ESD 保護
  • 車載対応 Q-Temp で利用可能
    • 高信頼性の車載用アプリケーション
    • 構成制御と印刷のサポート
    • 車載用規格の認定
  • 超低消費電力
    • VDD = 5V で 1mW (標準値)
  • 非安定モードで動作可能
  • レール・ツー・レールにスイング可能な CMOS 出力
  • 高い出力電流能力
    • シンク:標準値 100mA
    • 出典:標準値 10mA
  • 出力は CMOS、TTL、MOS と完全互換
  • 電源電流が少ないため出力遷移中のスパイクが小さい
  • 2V~15V の単一電源動作
  • NE555 と機能的に交換可能 (同じピン配置)
  • ANSI/ESDA/JEDEC JS-001 に準拠し、1000V を超える ESD 保護
  • 車載対応 Q-Temp で利用可能
    • 高信頼性の車載用アプリケーション
    • 構成制御と印刷のサポート
    • 車載用規格の認定

TLC555 は、テキサス・インスツルメンツの LinCMOS™ テクノロジを利用して製造されたモノリシック タイミング回路です。このタイマは CMOS、TTL、MOS ロジックと完全互換であり、最高 2 MHz の周波数で動作します。このデバイスは入力インピーダンスが高いため、NE555 または LM555 で対応しているタイミング コンデンサよりも小さな値のコンデンサに対応しています。その結果、より正確な時間遅延と発振が可能です。電源電圧の範囲全体にわたって低消費電力を実現します。

NE555 と同様、TLC555 のトリガ・レベルは電源電圧の約 1/3、スレッショルド・レベルは電源電圧の約 2/3 です。これらの電圧レベルは、制御電圧ピン (CONT) を使用して変更できます。トリガ入力 (TRIG) がトリガ・レベルより低くなると、フリップ・フロップがセットされ、出力は HIGH になります。TRIG がトリガ・レベルより高く、かつスレッショルド入力 (THRES) がスレッショルド・レベルより高くなると、フリップ・フロップはリセットされ、出力は LOW になります。リセット入力 (RESET) は他のすべての入力より優先され、新しいタイミング・サイクルの開始に使用できます。RESET を LOW にすると、フリップ・フロップはリセットされ、出力は LOW になります。出力が LOW のとき常に、放電ピン (DISCH) と GND との間に低インピーダンスの経路が形成されます。誤トリガを防止するため、未使用の入力はすべて、適切なロジック・レベルに接続する必要があります。

TLC555 は、テキサス・インスツルメンツの LinCMOS™ テクノロジを利用して製造されたモノリシック タイミング回路です。このタイマは CMOS、TTL、MOS ロジックと完全互換であり、最高 2 MHz の周波数で動作します。このデバイスは入力インピーダンスが高いため、NE555 または LM555 で対応しているタイミング コンデンサよりも小さな値のコンデンサに対応しています。その結果、より正確な時間遅延と発振が可能です。電源電圧の範囲全体にわたって低消費電力を実現します。

NE555 と同様、TLC555 のトリガ・レベルは電源電圧の約 1/3、スレッショルド・レベルは電源電圧の約 2/3 です。これらの電圧レベルは、制御電圧ピン (CONT) を使用して変更できます。トリガ入力 (TRIG) がトリガ・レベルより低くなると、フリップ・フロップがセットされ、出力は HIGH になります。TRIG がトリガ・レベルより高く、かつスレッショルド入力 (THRES) がスレッショルド・レベルより高くなると、フリップ・フロップはリセットされ、出力は LOW になります。リセット入力 (RESET) は他のすべての入力より優先され、新しいタイミング・サイクルの開始に使用できます。RESET を LOW にすると、フリップ・フロップはリセットされ、出力は LOW になります。出力が LOW のとき常に、放電ピン (DISCH) と GND との間に低インピーダンスの経路が形成されます。誤トリガを防止するため、未使用の入力はすべて、適切なロジック・レベルに接続する必要があります。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TLC555 LinCMOS™ テクノロジ タイマ データシート (Rev. J 翻訳版) PDF | HTML 英語版 (Rev.J) PDF | HTML 2023年 12月 20日
回路設計 Frequency-to-Voltage Conversion Circuit Using a 555 Timer 2023年 9月 21日
アプリケーション・ノート Considering TI Smart DACs As an Alternative to 555 Timers PDF | HTML 2021年 9月 2日
その他の資料 Design low-duty-cycle timer circuits 2016年 10月 3日
アプリケーション・ノート TLC555-Q1 Used as a Positive and Negative Charge Pump 2016年 5月 25日
アプリケーション・ノート Synchronizing Three or More UCC28950 Phase-Shifted, Full-Bridge Controllers 2011年 9月 13日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

TLC555 TINA-TI Astable Reference Design (Rev. B)

SLFM002B.TSC (100 KB) - TINA-TI Reference Design
シミュレーション・モデル

TLC555 TINA-TI Mono Reference Design (Rev. B)

SLFM003B.TSC (102 KB) - TINA-TI Reference Design
シミュレーション・モデル

TLC555 TINA-TI Spice Model

SLFM005.ZIP (9 KB) - TINA-TI Spice Model
シミュレーション・モデル

TLC555x and TLC556x PSpice Model (Rev. E)

SLFJ002E.ZIP (25 KB) - PSpice Model
計算ツール

TLC555CALC TLC555 Design Calculator

This spreadsheet calculates the complete design of a TLC555 timer-based astable circuit given the timing capacitance, on time, and desired duty cycle. Resistor values are calculated to the nearest 1% value.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
リアルタイム・クロック (RTC) とタイマ
TLC555 2.1MHz、250μA、低消費電力タイマ
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン

PMP20967 — 過渡テスト向け、調整可能なデュアル・レベル定電流負荷のリファレンス・デザイン

調整可能なデュアル・レベル定電流負荷を提示するこのリファレンス・デザインは、特殊な機能と簡単な動作という特長があり、電源出力の負荷過渡応答をテストするのに役立ちます。このボードは、最大 100A/μs のスルーレートで、低レベルと高レベルの負荷過渡調整機能を実現します。基板の設計は、周期、遅延、パルス幅などのタイミング調整機能も採用しています。
試験報告書: PDF
リファレンス・デザイン

TIDA-010085 — デジタル・アイソレータ使用、24 VAC マルチチャネル半導体リレーのリファレンス・デザイン

このリファレンス デザインは、単一の絶縁を使用するマルチチャネル ソリッドステート リレー (半導体リレー:SSR) を提示します。このデザインは、単一の絶縁型電源と、共通のグランドを共有するゲート ドライブ回路を使用した、マルチチャネル デジタル アイソレータにより、複数の SSR を互いに独立した形で制御します。本リファレンス・デザインでは、24VAC 駆動リレーの電流定格は最大 2A です。しかし、最大 240VAC かつより大きい電流定格に拡張することもできます。各 SSR チャネルの専有面積は 75mm2 未満であり、各部品の最大の高さは約 3mm (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
PDIP (P) 8 オプションの表示
SOIC (D) 8 オプションの表示
SOP (PS) 8 オプションの表示
TSSOP (PW) 14 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ