ホーム パワー・マネージメント マルチチャネル IC (PMIC)

TPS51200

アクティブ

DDR2、DDR3、DDR3L、DDR4 向けの VTTREF バッファード・リファレンス内蔵の 3A シンク/ソース DDR 終端レギュレータ

製品詳細

Vin (min) (V) 1.1 Vin (max) (V) 3.5 Vout (max) (V) 1.8 Features S3/S5 Support Iq (typ) (mA) 0.5 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
Vin (min) (V) 1.1 Vin (max) (V) 3.5 Vout (max) (V) 1.8 Features S3/S5 Support Iq (typ) (mA) 0.5 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
VSON (DRC) 10 9 mm² 3 x 3
  • 入力電圧: 2.5Vレールと3.3Vレールをサポート
  • VLDOIN電圧範囲: 1.1V~3.5V
  • シンク/ソース終端レギュレータにドループ補正を内蔵
  • メモリ終端アプリケーション(DDR)に必要な最低出力容量20µF (通常は3×10µF MLCC)
  • PGOODによる出力レギュレーション監視
  • EN入力
  • REFIN入力により、直接または分圧抵抗経由で入力を柔軟にトラッキング可能
  • リモート・センシング(VOSNS)
  • ±10mAのバッファ付きリファレンス(REFOUT)
  • ソフトスタート、UVLO、OCLを内蔵
  • サーマル・シャットダウン
  • DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTに対応
  • サーマル・パッド付き10ピンVSONパッケージ
  • 入力電圧: 2.5Vレールと3.3Vレールをサポート
  • VLDOIN電圧範囲: 1.1V~3.5V
  • シンク/ソース終端レギュレータにドループ補正を内蔵
  • メモリ終端アプリケーション(DDR)に必要な最低出力容量20µF (通常は3×10µF MLCC)
  • PGOODによる出力レギュレーション監視
  • EN入力
  • REFIN入力により、直接または分圧抵抗経由で入力を柔軟にトラッキング可能
  • リモート・センシング(VOSNS)
  • ±10mAのバッファ付きリファレンス(REFOUT)
  • ソフトスタート、UVLO、OCLを内蔵
  • サーマル・シャットダウン
  • DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTに対応
  • サーマル・パッド付き10ピンVSONパッケージ

TPS51200デバイスは、シンクおよびソースのダブル・データ・レート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

TPS51200は高速な過渡応答を維持し、必要な最小出力容量はわずか20µFです。TPS51200はリモート・センシング機能をサポートし、DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTのすべてのバス終端電力要件に対応しています。

さらに、TPS51200は出力レギュレーションを監視するためのオープン・ドレインPGOOD信号と、S3 (RAMへのサスペンド)時にVTTを放電するため使用可能なEN信号を、DDRアプリケーションに供給します。

TPS51200デバイスは熱効率の高い10ピンのVSONサーマル・パッド・パッケージで供給され、グリーンおよび鉛フリーの両方の基準を満たしています。温度定格は-40℃~+85℃です。

TPS51200デバイスは、シンクおよびソースのダブル・データ・レート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

TPS51200は高速な過渡応答を維持し、必要な最小出力容量はわずか20µFです。TPS51200はリモート・センシング機能をサポートし、DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTのすべてのバス終端電力要件に対応しています。

さらに、TPS51200は出力レギュレーションを監視するためのオープン・ドレインPGOOD信号と、S3 (RAMへのサスペンド)時にVTTを放電するため使用可能なEN信号を、DDRアプリケーションに供給します。

TPS51200デバイスは熱効率の高い10ピンのVSONサーマル・パッド・パッケージで供給され、グリーンおよび鉛フリーの両方の基準を満たしています。温度定格は-40℃~+85℃です。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
23 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TPS51200 シンク/ソースDDR終端レギュレータ データシート (Rev. D 翻訳版) PDF | HTML 英語版 (Rev.D) PDF | HTML 2020年 6月 9日
アプリケーション・ノート LDO Noise Demystified (Rev. B) PDF | HTML 2020年 8月 18日
アプリケーション・ノート DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
アプリケーション・ノート Point-of-Load Solutions for Data Center App Implementing VR13.HC Vccin Spec (Rev. A) PDF | HTML 2020年 1月 8日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版 (Rev.R) 2018年 9月 13日
アプリケーション・ノート LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017年 8月 9日
試験報告書 TI Power Reference Design for Xilinx(R) Virtex(R)-7 (VC709) (Rev. A) 2014年 12月 16日
試験報告書 TI Power Reference Design for Xilinx® Kintex®-7 (KC705) (Rev. A) 2014年 12月 16日
ユーザー・ガイド TI Power Reference Design for Xilinx® Zynq 7000 (ZC702) (Rev. A) 2014年 12月 16日
試験報告書 PMP7977 Test Results (Rev. A) 2014年 6月 11日
試験報告書 TI Power Reference Design for Xilinx® Artix®-7 (AC701) 2014年 5月 12日
ユーザー・ガイド PMP7977 User's Guide 2013年 9月 11日
その他の技術資料 Computing DDR DC-DC Power Solutions 2012年 8月 22日
アプリケーション・ノート Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A) 2010年 5月 24日
アプリケーション・ノート Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
アプリケーション・ノート Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 2010年 4月 20日
アプリケーション・ノート Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 2010年 3月 31日
アプリケーション・ノート 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
アプリケーション・ノート Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 2010年 3月 26日
アプリケーション・ノート TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 2010年 3月 26日
ホワイト・ペーパー Spartan 6 LX150T Modular Solution 2009年 10月 14日
ユーザー・ガイド Virtex 6 LX130T Module design 2009年 8月 27日
EVM ユーザー ガイド (英語) Using the TPS51200 Evaluation Module 2008年 5月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

TPS51200EVM — TPS51200 シンクとソース (吸い込みと供給) の両方に対応、DDR 終端レギュレータ

TPS51200EVM 評価ボード、言い換えると HPA322A は、TI のコスト最適化済み DDR/DDR2/DDR3/LP DDR3 向け VTT 終端レギュレータである TPS51200 の性能と特性を評価するための設計を採用しています。TPS51200 は、DDR メモリに適した終端電圧と 10mA のバッファ付き基準電圧を供給する設計であり、最小限の外付け部品で、DDR (2.5V/1.25V)、DDR2 (1.8V/0.9V)、DDR3 (1.5V/0.75V)、LP DDR3 (1.2V/0.6V) の各仕様に対応できます。

ユーザー ガイド: PDF
シミュレーション・モデル

TPS51200 PSpice Average Model

SLVM069.ZIP (30 KB) - PSpice Model
シミュレーション・モデル

TPS51200 PSpice Transient Model (Rev. A)

SLVM068A.ZIP (38 KB) - PSpice Model
シミュレーション・モデル

TPS51200 TINA-TI Average Reference Design

SLUM150.TSC (755 KB) - TINA-TI Reference Design
シミュレーション・モデル

TPS51200 TINA-TI Average Spice Model

SLUM151.ZIP (17 KB) - TINA-TI Spice Model
シミュレーション・モデル

TPS51200 TINA-TI Start-Up Transient Reference Design

SLUM148.TSC (127 KB) - TINA-TI Reference Design
シミュレーション・モデル

TPS51200 TINA-TI Transient Spice Model

SLUM149.ZIP (18 KB) - TINA-TI Spice Model
CAD/CAE シンボル

TPS51200 Orcad Model

SLVC210.ZIP (1 KB)

多くの TI リファレンス デザインには、TPS51200 があります。

TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。

パッケージ ピン数 ダウンロード
VSON (DRC) 10 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ