製品詳細

Configuration 1:1 SPST Number of channels 1 Power supply voltage - single (V) 2.5, 3.3, 5 Power supply voltage - dual (V) +/-10, +/-5 Protocols Analog Ron (typ) (Ω) 12 CON (typ) (pF) 14.5 ON-state leakage current (max) (µA) 0.01 Supply current (typ) (µA) 20 Bandwidth (MHz) 464 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 20 Rating Catalog Drain supply voltage (max) (V) 5.5 Supply voltage (max) (V) 11 Negative rail supply voltage (max) (V) -1.65
Configuration 1:1 SPST Number of channels 1 Power supply voltage - single (V) 2.5, 3.3, 5 Power supply voltage - dual (V) +/-10, +/-5 Protocols Analog Ron (typ) (Ω) 12 CON (typ) (pF) 14.5 ON-state leakage current (max) (µA) 0.01 Supply current (typ) (µA) 20 Bandwidth (MHz) 464 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 20 Rating Catalog Drain supply voltage (max) (V) 5.5 Supply voltage (max) (V) 11 Negative rail supply voltage (max) (V) -1.65
SOIC (D) 8 29.4 mm² 4.9 x 6 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8
  • ±1-V to ±6-V Dual-Supply Operation
  • Specified ON-State Resistance:
    • 25 Max With ±5-V Supply
    • 35 Max With ±3.3-V Supply
    • 47 Max With ±1.8-V Supply
  • Specified Low OFF-Leakage Currents:
    • 5 nA at 25°C
    • 10 nA at 85°C
  • Specified Low ON-Leakage Currents:
    • 5 nA at 25°C
    • 10 nA at 85°C
  • Low Charge Injection: 13 pC (±5-V Supply)
  • Fast Switching Speed:
    tON = 85 ns, tOFF = 50 ns (±5-V Supply)
  • Break-Before-Make Operation (tON > tOFF)
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2500-V Human-Body Model (A114-F)
    • 1000-V Charged-Device Model (C101-C)
    • 250-V Machine Model (A115-A)

  • ±1-V to ±6-V Dual-Supply Operation
  • Specified ON-State Resistance:
    • 25 Max With ±5-V Supply
    • 35 Max With ±3.3-V Supply
    • 47 Max With ±1.8-V Supply
  • Specified Low OFF-Leakage Currents:
    • 5 nA at 25°C
    • 10 nA at 85°C
  • Specified Low ON-Leakage Currents:
    • 5 nA at 25°C
    • 10 nA at 85°C
  • Low Charge Injection: 13 pC (±5-V Supply)
  • Fast Switching Speed:
    tON = 85 ns, tOFF = 50 ns (±5-V Supply)
  • Break-Before-Make Operation (tON > tOFF)
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2500-V Human-Body Model (A114-F)
    • 1000-V Charged-Device Model (C101-C)
    • 250-V Machine Model (A115-A)

The TS12A4516/TS12A4517 are single pole/single throw (SPST), low-voltage, dual-supply CMOS analog switches, with very low switch ON-state resistance. The TS12A4516 is normally open (NO). The TS12A4517 is normally closed (NC).

These CMOS switches can operate continuously with a dual supplies between ±1 V and ±6 V [(2 V < (V+ – V) < 12 V]. Each switch can handle rail-to-rail analog signals. The OFF-leakage current maximum is only 5 nA at 25°C or 10 nA at 85°C.

For pin-compatible parts for use with single supply, see the TS12A4514/TS12A4515.

The TS12A4516/TS12A4517 are single pole/single throw (SPST), low-voltage, dual-supply CMOS analog switches, with very low switch ON-state resistance. The TS12A4516 is normally open (NO). The TS12A4517 is normally closed (NC).

These CMOS switches can operate continuously with a dual supplies between ±1 V and ±6 V [(2 V < (V+ – V) < 12 V]. Each switch can handle rail-to-rail analog signals. The OFF-leakage current maximum is only 5 nA at 25°C or 10 nA at 85°C.

For pin-compatible parts for use with single supply, see the TS12A4514/TS12A4515.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Dual-Supply Low ON-State Resistance SPST CMOS Analog Switches データシート (Rev. B) 2009年 4月 14日
アプリケーション・ノート Selecting the Correct Texas Instruments Signal Switch (Rev. E) PDF | HTML 2022年 6月 2日
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021年 12月 1日
アプリケーション・ノート Preventing Excess Power Consumption on Analog Switches 2008年 7月 3日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DIP-ADAPTER-EVM — DIP アダプタの評価基板

DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。

DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています:

  • D と U(SOIC-8)
  • PW(TSSOP-8)
  • DGK(MSOP-8、VSSOP-8)
  • DBV(SOT23-6、SOT23-5、SOT23-3)
  • DCK(SC70-6、SC70-5)
  • DRL(SOT563-6)
ユーザー ガイド: PDF
インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
SOT-23 (DBV) 5 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ