製品詳細

Function Clock generator Number of outputs 2 Output frequency (max) (MHz) 1296 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVDS Operating temperature range (°C) -40 to 85 Features 3.3-V VCC/VDD, Pin programmable Rating Catalog
Function Clock generator Number of outputs 2 Output frequency (max) (MHz) 1296 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVDS Operating temperature range (°C) -40 to 85 Features 3.3-V VCC/VDD, Pin programmable Rating Catalog
VQFN (RHB) 32 25 mm² 5 x 5
  • Integrated Low-Noise Clock Generator Including
    PLL, VCO, and Loop Filter
  • Two Low-Noise 100-MHz Clocks (LVPECL,
    LVDS, or pair of LVCMOS)
    • Support for HCSL Signaling Levels
      (AC-Coupled)
    • Typical Period Jitter: 21 ps pk-pk
    • Typical Random Jitter: 510 fs RMS
    • Output Type Set by Pins
  • Bonus Single-Ended 25-MHz Output
  • Integrated Crystal Oscillator Input Accepts
    25-MHz Crystal
  • Output Enable Pin Shuts Off Device and Outputs
  • 5-mm × 5-mm 32-Pin VQFN Package
  • ESD Protection Exceeds 2000 V HBM, 500 V
    CDM
  • Industrial Temperature Range (–40°C to 85°C)
  • 3.3-V Power Supply
  • Integrated Low-Noise Clock Generator Including
    PLL, VCO, and Loop Filter
  • Two Low-Noise 100-MHz Clocks (LVPECL,
    LVDS, or pair of LVCMOS)
    • Support for HCSL Signaling Levels
      (AC-Coupled)
    • Typical Period Jitter: 21 ps pk-pk
    • Typical Random Jitter: 510 fs RMS
    • Output Type Set by Pins
  • Bonus Single-Ended 25-MHz Output
  • Integrated Crystal Oscillator Input Accepts
    25-MHz Crystal
  • Output Enable Pin Shuts Off Device and Outputs
  • 5-mm × 5-mm 32-Pin VQFN Package
  • ESD Protection Exceeds 2000 V HBM, 500 V
    CDM
  • Industrial Temperature Range (–40°C to 85°C)
  • 3.3-V Power Supply

The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.

The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
CDCE6214 アクティブ 1 個の PLL 搭載、4 個の差動出力、超低消費電力クロック ジェネレータ Supports PCIe Gen6 Clock Gen solution

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCM9102 Low-Noise Two-Channel 100-MHz Clock Generator データシート (Rev. A) PDF | HTML 2016年 4月 25日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
EVM ユーザー ガイド (英語) CDCM9102EVM Evaluation Module 2012年 2月 27日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCM9102EVM — CDCM9102 評価モジュール

CDCM9102EVM is the evaluation module for CDCM9102, a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express. The device is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for (...)

ユーザー ガイド: PDF
評価ボード

EVMX777BG-01-00-00 — J6Entry、RSP、TDA2E-17 CPU ボードの評価モジュール

J6Entry, RSP and TDA2E-17 CPU Board EVM is an evaluation platform designed to speed up development efforts and reduce time to market for Infotainment  reconfigurable Digital Cluster or Integrated Digital Cockpit and ADAS applications. The CPU board integrates key peripherals such as parallel (...)
評価ボード

EVMX777G-01-20-00 — J6Entry/RSP インフォテイメント(CPU、ディスプレイ、JAMR3)の評価モジュール

The J6Entry/RSP EVM is an evaluation platform designed to speed up development efforts and reduce time to market for applications such as Infotainment, reconfigurable Digital Cluster or Integrated Digital Cockpit.

The main CPU board integrates these key peripherals such as Ethernet or HDMI, while (...)

シミュレーション・モデル

CDCM9102 IBIS Model

SCAM055.ZIP (64 KB) - IBIS Model
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン

TIDEP0076 — DLP® 構造化光使用、AM572x プロセッサ・ベース 3D マシン・ビジョンのリファレンス・デザイン

The TIDEP0076 3D machine vision design describes an embedded 3D scanner based on the structured light principle. A digital camera along with a Sitara™ AM57xx processor System on Chip (SoC)  is used to capture reflected light patterns from a DLP4500-based projector. Subsquent processing (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP-0075 — PROFINET IRT から PROFIBUS マスタへの産業用通信ゲートウェイのリファレンス・デザイン

PROFINET は、高速、確定的な通信、エンタープライズ・コネクティビティという特長があるので、オートメーション分野で有力な産業用インターネット・プロトコルの地位を確立しつつあります。ただし、世界で最も人気のあるフィールドバスである PROFIBUS は、既存の投資の保護という観点で、今後も重視され、活用される見込みです。プロセス・プラントのハイブリッドな特性を認識しながら、Sitara™ AM57x プロセッサの PRU-ICSS (プログラマブル・リアルタイム・ユニット産業用通信サブシステム) (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0078 — AM572x 向け OPC UA データ・アクセス・サーバのリファレンス・デザイン

OPC UA (Open Platform Communications Unified Architecture:オープン・プラットフォーム通信、統合アーキテクチャ) は、インダストリ 4.0 の体系下で相互接続されているすべてのマシンの間で相互運用性と通信を実現する設計を採用した、産業用 M2M (マシン・ツー・マシン、機械の相互接続) プロトコルです。このリファレンス・デザインは、Matrikon OPC™ の OPC UA サーバー開発キット (SDK) を使用して、何らかのプロジェクトまたは設計に組み込まれた形で動作する OPC UA データ・アクセス (DA) (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0046 — AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン

TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0047 — 電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン

このリファレンス・デザインは、AM57x プロセッサおよびコンパニオン製品である TPS659037 パワー・マネージメント IC (PMIC) をベースにしています。このデザインは特に、電源設計と熱設計に関する重要な検討事項や、AM57x と TPS659037 を使用して設計するシステムに関する各種手法を強調しています。また、パワー・マネージメント設計、パワー・ディストリビューション回路 (PDN) 設計の検討事項、熱設計の検討事項、消費電力の推定、消費電力の概要などを説明する参考情報や資料が付属しています。  
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
VQFN (RHB) 32 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ