LMK03328
- 超低ノイズ、高性能
- ジッタ: 標準値100fs RMS、FOUT > 100MHz
- PSNR: -80dBc、堅牢な電源ノイズ耐性
- 柔軟なデバイス・オプション
- 最大8つのAC-LVPECL、AC-LVDS、AC-CML、HCSL、LVCMOS出力を任意の組み合わせで使用可能
- ピン・モード、I2Cモード、EEPROMモード
- ピンで選択可能な71のプログラム済みのデフォルト・スタートアップ・オプション
- 自動または手動の選択によるデュアル入力
- 水晶振動子入力: 10~52MHz
- 外部入力: 1~300MHz
- 周波数マージニング・オプション
- 低コストのプル可能な水晶振動子を基準に使用した、きめ細かい周波数マージニング(標準値 ±50ppm)
- 出力分周器を使用した、グリッチレスな粗い周波数マージニング(%)
- その他の特長
- 電源: 3.3Vコア、1.8V、2.5V、または3.3V出力電源
- 工業用温度範囲: -40℃~+85℃
- パッケージ: 7mm×7mmの48-WQFN
LMK03328デバイスは超低ノイズのクロック・ジェネレータであり、2つのフラクショナルN周波数シンセサイザと内蔵VCO、柔軟なクロック分配およびファンアウトといった特長を備え、ピンで選択可能な構成状態がオンチップのEEPROMに格納されています。このデバイスは、各種の数ギガビット速度のシリアル・インターフェイスおよびデジタル・デバイス用に複数のクロックを生成できるため、BOMコストと基板面積を削減し、複数の発振器とクロック分配デバイスを置き換えることで信頼性を向上できます。超低ジッタにより、高速シリアル・リンクにおけるビット・エラー・レート(BER)を低減します。
PLLについて、差動/シングルエンド・クロック、または水晶振動子入力をPLLの基準クロックとして選択できます。選択したPLL基準入力を使用して、VCO周波数を基準入力周波数の整数倍または分数倍にロックできます。各PLLのVCO周波数は、4.8GHzと5.4GHzの間で調整が可能です。PLLとVCCはどちらも、性能と機能について等価です。各PLLはアプリケーションの必要に応じて、事前定義またはユーザー定義のループ帯域幅を柔軟に選択できます。各PLLには後処理分周器があり、2、3、4、5、6、7、または8分周を選択できます。
すべての出力チャネルは、PLL1またはPLL2からの分周されたVCOクロックを、出力分周器のソースとして選択し、最終的な出力周波数を設定できます。また、一部の出力チャネルはPLL1またはPLL2用の基準入力を別のソースとして独立に選択し、対応する出力バッファへバイパスできます。8ビットの出力分周器は、1~256の分周範囲(偶数または奇数)、最高1GHzの出力周波数、および出力位相同期機能をサポートしています。
すべての出力ペアはグランドを基準とするCMLドライバで、スイングをプログラムでき、LVDS、LVPECL、CMLレシーバとAC結合により接続できます。また、すべての出力ペアはそれぞれ独立に、HCSL出力または2×1.8V LVCMOS出力として構成可能です。出力では、電圧を基準とするドライバ設計(従来型のLVDSおよびLVPECLドライバなど)に比べて、1.8Vで低消費電力、高性能および高い電源ノイズ耐性、および低いEMIを実現します。STATUSピンにより、2つの追加3.3V LVCMOS出力が得られます。これは、3.3V LVCMOS出力が必要で、デバイスのステータス信号が必要ない場合に使用できるオプション機能です。
このデバイスは、オンチップのプログラム可能なEEPROMまたは事前定義のROMメモリからの自己スタートアップ機能を備え、ピン制御で複数のカスタム・デバイス・モードを選択できるため、シリアルでのプログラムの必要がありません。デバイスのレジスタおよびオンチップEEPROM設定は、I2C互換のシリアル・インターフェイスにより完全にプログラム可能です。デバイスのスレーブ・アドレスはEEPROMでプログラムでき、LSBは3ステート・ピンにより設定できます。
このデバイスには2つの周波数マージニング・オプションが用意され、グリッチフリーの動作により、標準のコンプライアンスおよびシステム・タイミング・マージン・テストなど、システム設計検証テスト(DVT)をサポートします。また、内蔵の水晶発振器(XO)上の低コストなプル可能水晶振動子を使用し、この入力をPLLシンセサイザの基準として選択することで、きめ細かい周波数マージニング(ppm単位)をサポートできます。周波数のマージニング範囲は、水晶振動子のトリム感度と、オンチップのバラクタ範囲により決定されます。XO周波数マージニングは、ピンまたはI2Cにより制御でき、使いやすく高い柔軟性があります。粗い周波数マージニング(%)は、任意の出力チャネルにおいて、I2Cインターフェイスで出力分周値を変更することにより利用でき、出力クロックを同期して停止および再開することで、分周器の変更時にグリッチやラント・パルスを防止します。
内部的な電力コンディショニングにより、電源ノイズ除去(PSNR)が非常に優れているため、電力配信ネットワークのコストと複雑性を低減できます。アナログおよびデジタル・コア・ブロックは3.3V ±5%電源で動作し、出力ブロックは1.8V、2.5V、3.3V ±5%電源で動作します。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK03328EVM — LMK03328EVM 2 個の PLL、8 組の差動出力、2 個の入力を採用した超低ジッタ・クロック・ジェネレータの評価基板
LMK03328EVM 評価基板は、デュアル PLL、8 個の出力、2 個の入力、および内蔵 EEPROM を採用した超低ジッタ・クロック・ジェネレータである TI (テキサス・インスツルメンツ) の LMK03328 を搭載しており、100fs (フェムト秒) RMS のジッタ性能とピン構成モードおよびソフトウェア構成モードの評価に適した包括的なクロック供給プラットフォームを実現します。
LMK03328EVM は、準拠試験、性能評価、初期のシステム・プロトタイプ製作を行う際に、フレキシブルな複数出力のクロック供給源として使用できます。エッジ接続可能な複数の SMA (...)
TICSPRO-SW — TICS Pro v1.7.7.2, 05-Feb-2024
Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
サポート対象の製品とハードウェア
製品
クロック・ジェネレータ
RF PLL / シンセサイザ
クロック・ジッタ・クリーナとシンクロナイザ
クロック・バッファ
発振器
ハードウェア開発
評価ボード
ソフトウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
サポート対象の製品とハードウェア
製品
RF PLL / シンセサイザ
クロック・ジッタ・クリーナとシンクロナイザ
クロック・バッファ
クロック・ジェネレータ
IQ 復調器
ハードウェア開発
評価ボード
ソフトウェア
アプリケーション・ソフトウェアとフレームワーク
IDE (統合開発環境)、コンパイラ、またはデバッガ
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
WQFN (RHS) | 48 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。