ホーム パワー・マネージメント リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

イネーブル搭載、150mA、低ノイズ、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

製品詳細

Output options Fixed Output Iout (max) (A) 0.15 Vin (max) (V) 5.5 Vin (min) (V) 2.5 Vout (max) (V) 4.5 Vout (min) (V) 1.5 Fixed output options (V) 1.5, 1.575, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.5, 2.6, 2.65, 2.7, 2.75, 2.8, 2.85, 3, 3.3, 4.5 Noise (µVrms) 6.5 Iq (typ) (mA) 0.025 Thermal resistance θJA (°C/W) 80 Rating Catalog Load capacitance (min) (µF) 0.47 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 40 Dropout voltage (Vdo) (typ) (mV) 80 Operating temperature range (°C) -40 to 125
Output options Fixed Output Iout (max) (A) 0.15 Vin (max) (V) 5.5 Vin (min) (V) 2.5 Vout (max) (V) 4.5 Vout (min) (V) 1.5 Fixed output options (V) 1.5, 1.575, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.5, 2.6, 2.65, 2.7, 2.75, 2.8, 2.85, 3, 3.3, 4.5 Noise (µVrms) 6.5 Iq (typ) (mA) 0.025 Thermal resistance θJA (°C/W) 80 Rating Catalog Load capacitance (min) (µF) 0.47 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 40 Dropout voltage (Vdo) (typ) (mV) 80 Operating temperature range (°C) -40 to 125
DSBGA (YPF) 4 1.5625 mm² 1.25 x 1.25 DSBGA (YZR) 4 1.5625 mm² 1.25 x 1.25 WSON (NGF) 6 5.5 mm² 2.5 x 2.2
  • Input Voltage Range, 2.5 V to 5.5 V
  • Output Voltage Range, 1.5 V to 4.5 V
  • Stable with 0.47-μF Ceramic Input and Output Capacitors
  • No Noise Bypass Capacitor Required
  • Logic Controlled Enable
  • Thermal-Overload and Short-Circuit Protection
  • −40°C to 125°C Junction Temperature Range for Operation
  • Output Current, 150 mA
  • Low Output Voltage Noise, 6.5 μVRMS
  • PSRR, 75 dB at 1 kHz
  • Output Voltage Tolerance, ±2%
  • Virturally Zero IQ (Disabled), < 1 µA
  • Very Low IQ (Enabled), 25 μA
  • Start-up Time, 150 μs
  • Low Dropout, 80 mV Typ.
  • Input Voltage Range, 2.5 V to 5.5 V
  • Output Voltage Range, 1.5 V to 4.5 V
  • Stable with 0.47-μF Ceramic Input and Output Capacitors
  • No Noise Bypass Capacitor Required
  • Logic Controlled Enable
  • Thermal-Overload and Short-Circuit Protection
  • −40°C to 125°C Junction Temperature Range for Operation
  • Output Current, 150 mA
  • Low Output Voltage Noise, 6.5 μVRMS
  • PSRR, 75 dB at 1 kHz
  • Output Voltage Tolerance, ±2%
  • Virturally Zero IQ (Disabled), < 1 µA
  • Very Low IQ (Enabled), 25 μA
  • Start-up Time, 150 μs
  • Low Dropout, 80 mV Typ.

The LP5900 is an LDO capable of supplying 150-mA output current. Designed to meet the requirements of RF and analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 offers class-leading device noise performance without a noise bypass capacitor.

The device is designed to work with 0.47-μF input and output ceramic capacitors (no bypass capacitor required).

The device is available in a DSBGA (YZR) package and a WSON package; the device is also available in an extremely thin DSBGA (YPF) package. For all voltage and package options available today, see the Package Option Addendum (POA) at the end of this data sheet. For any other fixed output voltages from 1.5 V to 4.5 V in 25-mV steps and all other package options, contact your local TI Sales office.

For all available packages, see the orderable addendum at the end of the data sheet.

The LP5900 is an LDO capable of supplying 150-mA output current. Designed to meet the requirements of RF and analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 offers class-leading device noise performance without a noise bypass capacitor.

The device is designed to work with 0.47-μF input and output ceramic capacitors (no bypass capacitor required).

The device is available in a DSBGA (YZR) package and a WSON package; the device is also available in an extremely thin DSBGA (YPF) package. For all voltage and package options available today, see the Package Option Addendum (POA) at the end of this data sheet. For any other fixed output voltages from 1.5 V to 4.5 V in 25-mV steps and all other package options, contact your local TI Sales office.

For all available packages, see the orderable addendum at the end of the data sheet.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
TPS7A20 アクティブ 高 PSRR、300mA、超低ノイズ、低静止電流 (IQ)、低ドロップアウト (LDO) リニア レギュレータ Supports higher load current with improved PSRR while supporting lower min VIN with 25% of the IQ.

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LP5900 150-mA Ultra-Low-Noise LDO for RF and Analog Circuits - Requires No Bypass Capacitor データシート (Rev. R) PDF | HTML 2016年 6月 1日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版 (Rev.R) 2018年 9月 13日
セレクション・ガイド Low Dropout Regulators Quick Reference Guide (Rev. P) 2018年 3月 21日
セレクション・ガイド 低ドロップアウト(LDO)レギュレータ クイック・リファレンス・ガイド (Rev. N 翻訳版) 最新英語版 (Rev.P) 2017年 8月 15日
技術記事 How LDOs contribute to power efficiency PDF | HTML 2016年 5月 13日
EVM ユーザー ガイド (英語) AN-1494 LP5900SD 6 Pin WSON Evaluation Board Information (Rev. B) 2013年 4月 30日
EVM ユーザー ガイド (英語) AN-1396 LP5900 DSBGA Evaluation Board Information (Rev. C) 2013年 4月 29日
アプリケーション・ノート AN-2145 Power Considerations for SDI Products (Rev. B) 2013年 4月 26日
アプリケーション・ノート AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) 2013年 4月 26日
アプリケーション・ノート AN-1950 Silently Powering Low Noise Applications (Rev. A) 2013年 4月 22日
ユーザー・ガイド High-IF Sub-sampling Receiver Subsystem User Guide 2012年 1月 27日
ユーザー・ガイド SP16130CH4RB Low IF Receiver Reference Design User Guide 2012年 1月 27日
ホワイト・ペーパー Using Power to Improve Signal-Path Performance 2006年 8月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK05028EVM — LMK05028 ネットワーク・クロック・ジェネレータ / シンクロナイザの評価基板

LMK05028EVM は、LMK05028 ネットワーク・クロック・ジェネレータ / シンクロナイザの評価基板 (EVM) です。この EVM は、デバイスの評価、準拠試験、システム・プロトタイピングに使用できます。
LMK05028 は、ジッタ減衰と入力ワンダーの帯域幅がプログラマブルである 2 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。XO と TCXO (...)

ユーザー ガイド: PDF
評価ボード

LMK5B33216EVM — LMK5B33216 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、16 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク・シンクロナイザの評価

LMK5B33216 は、LMK5B33216 ネットワーク・クロック・ジェネレータ / シンクロナイザを開発するための評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。

LMK5B33216EVM は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。オンボード (...)

ユーザー ガイド: PDF | HTML
評価ボード

LMK5B33414EVM — LMK5B33414 バルク弾性波発振器 (BAW VCO) 搭載、14 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク・シンクロナイザの評価基板

LMK5B33414 評価基板 (EVM) は、LMK5B33414 ネットワーク・クロック・ジェネレータ / シンクロナイザのデバイス評価、準拠試験、システム・プロトタイピングに適したプラットフォームです。

LMK5B33414 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この評価基板 (EVM) は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA (SubMiniature version A) (...)

ユーザー ガイド: PDF | HTML
評価ボード

LMK61E0MEVM — LMK61E0M 超低ジッタ・プログラマブル・オシレータの評価モジュール

The LMK61E0MEVM evaluation modules provides a complete platform to evaluate the jitter performance and configurability of the Texas Instruments LMK61E0M Ultra-Low Jitter Programmable Oscillator with integrated EEPROM and extended frequency margining capabilities.

The LMK61E0MEVM can be used as (...)

ユーザー ガイド: PDF
評価ボード

LMK61E2EVM — LMK61E2EVM 超低ジッタ、プログラマブル・オシレータ評価モジュール

The LMK61E2EVM evaluation modules provides a complete platform to evaluate the 90-fs RMS jitter performance and configurability of the Texas Instruments LMK61E2 Ultra-Low Jitter Programmable Differential Oscillator with integrated EEPROM and frequency margining capabilities.

The LMK61E2EVM can be (...)

ユーザー ガイド: PDF
評価ボード

LP5900SD-3.0EV — 超低ノイズ、150 mA リニア・レギュレータ、RF アナログ回路用、バイパス・キャパシタ不要

The LP5900 is a linear regulator capable of supplying 150mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

ユーザー ガイド: PDF
評価ボード

LP5900TL-1.8EV — 超低ノイズ、150mA リニア・レギュレータ、RF アナログ回路用、バイパス・キャパシタ不要

The LP5900 is a linear regulator capable of supplying 150 mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

ユーザー ガイド: PDF
評価ボード

LP5900TL-2.8EV — 超低ノイズ、150 mA リニア・レギュレータ、RF アナログ回路用、バイパス・キャパシタ不要

The LP5900 is a linear regulator capable of supplying 150 mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

ユーザー ガイド: PDF
シミュレーション・モデル

LP5900_1P5 PSpice Transient Model

SNVM636.ZIP (41 KB) - PSpice Model
シミュレーション・モデル

LP5900_1P5 Unencrypted PSpice Transient Model

SNVMAA5.ZIP (1 KB) - PSpice Model
シミュレーション・モデル

LP5900_2P8 PSpice Transient Model

SNVM635.ZIP (41 KB) - PSpice Model
シミュレーション・モデル

LP5900_2P8 Unencrypted PSpice Transient Model

SNVMAA6.ZIP (1 KB) - PSpice Model
シミュレーション・モデル

LP5900_3P0 Unencrypted PSpice Transient Model

SNVMAA4.ZIP (1 KB) - PSpice Model
シミュレーション・モデル

LP5900_3P3 PSpice Transient Model

SNVM637.ZIP (42 KB) - PSpice Model
リファレンス・デザイン

PMP22682 — 5Vin、5Vout、100mA、低 EMI、5kVRMS 強化絶縁型 DC/DC 電源のリファレンス・デザイン

このリファレンス・デザインは 1 枚のプリント基板上で、高効率かつ低 EMI で 5kVRMS に耐える強化絶縁型 DC/DC コンバータである UCC12050 を 4 個使用しています。このリファレンス・デザインは、EMI 電磁波の低減を重視して最適化を行うために、フェライト・ビーズのような追加の対策を採用しています。出力電圧 VISO (絶縁型電圧) は、3.3V、3.7V、5V (デフォルト)、5.4V のいずれかから選択できます。4 個の出力のそれぞれは 100mA と 500mW (...)
試験報告書: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00691 — リニア・レギュレータ電源ソリューション、リファレンス・デザイン、MSP430G2xx3 電力損失低減用

This linear regulator power solution provides power supply to MSP430 microcontroller. By implementing two linear regulator in parallell but work seperately, this power solution can reduce system power dissipation. Low quiescent current LP5900-3.3 and LP5900-1.8 are fit for this application.
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00886 — シングルセル・バッテリで動作する低消費電力 RF PLL シンセサイザのリファレンス・デザイン

TIDA-00886 は高性能ワイドバンド PLLatinum™ 低消費電力 RF シンセサイザ LMX2571 と DC/DC 昇降圧コンバータ  TPS63050 を使用しており、シングルセル・バッテリを電源としています。  DC/DC 昇降圧コンバータ TPS63050 が LMX2571 の位相ノイズ特性に及ぼす影響が小さく、無視できる範囲にあることを示します。  LMX2571 は双方向無線アプリケーションやハンドヘルド試験 / 計測機器で非常に広く使用されています。シンセサイザ・モードで 39mA(内部 VCO)、PLL (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00988 — 160MHz 帯域ワイヤレス信号テスタのリファレンス・デザイン

This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00598 — 低ノイズ、および、小型フォーム・ファクタ・パワー・マネージメント、リファレンス・デザイン、CC256X Bluetooth コントローラ用

The TIDA-00598 features a low noise and size optimized power management solution which regulates 5V to 3.3V and 1.8V required to operate the CC256X Bluetooth controller.  These regulated voltage rails can also be used to power other components in the system as microcontroller, level shifters (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00654 — LMH5401 と LMH6401 をカスケード接続したリファレンス・デザイン

DC 結合と AC 結合両方のアプリケーションに対応する、シングルエンドから差動への変換を行う広帯域リファレンス・デザインが公開済みです。このデザインは、LMH5401 と LMH6401 のカスケード接続の性能を評価し、設計に関する理解を深めるのに役立ちます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

PMP10580 — 電源ソリューション、Terasic DE0-Nano(Cyclone IV)用 - リファレンス・デザイン

PMP10580 リファレンス・デザインでは、Altera 製 Cyclone® IV FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  DE0-Nano は、Terasic 社によって開発されたもので、この基板は Terasic 社の Web サイトから購入できます。
試験報告書: PDF
回路図: PDF
リファレンス・デザイン

PMP9449 — Altera® Arria® V GX FPGA パワー・ソリューション

PMP9449 リファレンス・デザインでは、Altera 製の Arria® V GX ファミリの FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  TPS38600 を活用して、入力電力を監視し、パワーオン・シーケンシングを実現します。  このデザインでは、低コストでフットプリントの小さいディスクリート IC を複数使用し、5V 単一入力の電力供給で動作します。
試験報告書: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00153 — 高速 ADC を使った JESD204B リンク・レイテンシ設計

JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
DSBGA (YPF) 4 オプションの表示
DSBGA (YZR) 4 オプションの表示
WSON (NGF) 6 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ