SN74SSQE32882 供給状況: 供給中

JEDEC SSTE32882 準拠 28 ～ 56 ビットレジスタ内蔵バッファ、アドレス・パリティ・テスト付

この製品に変更があった<br>ら通知する

この製品に変更があった
ら通知する

データシート

Download - PDF Icon

28-BIT TO 56-BIT REGISTERED BUFFER WITH ADDRESS PARITY TEST (PDF 431 KB)
2008年 10月 22日（英語）

技術資料をすべて表示 (8)

サンプルおよび購入

ツールとソフトウェア

サポートとコミュニティ

無償サンプル/購入

型番	供給状況	温度（^oC）	価格（米ドル） \| 数量	パッケージ \| ピン数	梱包デバイス数量 \| パッケージ・キャリア	販売特約店在庫	1000個出荷時の TI リードタイム	無償サンプル/購入
SN74SSQE32882ZALR	ACTIVE	0 to 85	5.90 \| 1,000 個単位	NFBGA (ZAL) \| 176	1000 \| LARGE T&R	>5k	1000個出荷時のリードタイム: 在庫中
SN74SSQE32882ZCJR	ACTIVE	0 to 85	5.90 \| 1,000 個単位	NFBGA (ZCJ) \| 176	1000 \| LARGE T&R	1K - 5K	1000個出荷時のリードタイム: 在庫中

* この価格情報は、参考価格となり通貨単位が米ドルになります。また、この情報は予告なく変更されることがあります。数量に応じた価格または現地通貨での納入見積り価格、および大量の購入については、日本テキサス・インスツルメンツの担当営業窓口または販売特約店にお問い合わせください。

技術資料

データシート (1)

タイトル	概要	種類	サイズ (KB)	日付	表示回数	英語版
28-BIT TO 56-BIT REGISTERED BUFFER WITH ADDRESS PARITY TEST		PDF	431	2008年 10月 22日

アプリケーション・ノート (7)

タイトル	概要	種類	サイズ (KB)	日付	表示回数	英語版
Recommendation for Register-Related SPD Settings on DDR3 RDIMM	概要	PDF	42	2010年 9月 21日	930
DDR3 Register Input Bus Termination Measurement	概要	PDF	440	2009年 11月 16日	902
CMR Programming for DDR3 Registers	概要	PDF	109	2009年 6月 25日	847
Overview of JEDEC RawCards for DDR3 RDIMM	概要	PDF	58	2008年 9月 19日	742
SN74SSQE32882ZALR Marking Information	概要	PDF	60	2008年 4月 1日	573
IC Package Thermal Metrics	概要	PDF	186	2007年 6月 26日	5,278
Understanding and Interpreting Standard-Logic Data Sheets	概要	PDF	857	2003年 5月 28日	6,385

サポートとコミュニティ