クロック・ジッタ・クリーナ、デュアル・カスケード PLL および内蔵 2.9GHz VCO 付き
LMK04808BEVAL
この製品はすでに市場にリリースされており、ご購入できます。 一部の製品は、より新しい代替品を使用できる可能性があります。

概要/特長

技術資料

サポートとトレーニング

注文情報


主なドキュメント
Download - PDF Icon

概要

The LMK04800 family is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode. 

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

 

特長
  • Multi-mode: Dual PLL, single PLL, and clock distribution
  • Dual Loop PLLatinum PLL Architecture
      - PLL1
        > Holdover mode when input clocks are lost
          + Automatic or manual triggering/recovery
      - PLL2
        > Integrated Low-Noise VCO
  • 2 redundant input clocks with LOS
      - Automatic and manual switch-over modes
  • 50% duty cycle output divides, 1 to 1045 (even and odd)
  • LVPECL, LVDS, or LVCMOS programmable outputs
  • Precision digital delay, fixed or dynamically adjustable
  • 25 ps step analog delay control.
  • 14 differential outputs. Up to 26 single ended.
      - Up to 6 VCXO/Crystal buffered outputs
  • 0-delay mode

Part Number Evaluation Module
Sort Ascending    Sort Descending Sort Ascending    Sort Descending
  LMK04803     LMK04803BEVAL  
  LMK04805     LMK04805BEVAL  
  LMK04806     LMK04806BEVAL  
  LMK04808     LMK04808BEVAL  
注文
型番 TI またはサードパーティからご購入 オーダー・オプション 供給状況

LMK04808BEVAL/NOPB:
クロック・ジッタ・クリーナ、デュアル・カスケード PLL および内蔵 2.9GHz VCO 付き

$299.00(USD)


価格は各社サイトをご覧ください



ACTIVE

TI の評価品に関する標準契約約款が適用されます

技術資料
ユーザー・ガイド (3)
タイトル 種類 サイズ (KB) 日付 英語版
PDF 3421 2014年 8月 4日
複数ファイル   2013年 11月 26日
PDF 3087 2012年 1月 27日
その他の技術資料 (1)
タイトル 種類 サイズ (KB) 日付 英語版
PDF 38 2019年 1月 2日
関連製品

ソフトウェア (2)

名前 型番 ソフトウェア・タイプ
CodeLoader デバイス・レジスタ・プログラミング  CODELOADER  アプリケーション・ソフトウェアとフレームワーク 
クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション   CLOCKDESIGNTOOL  アプリケーション・ソフトウェアとフレームワーク 

TI デバイス (1)

型番 名前 製品ファミリ
LMK04808  LMK04800 ファミリ、低雑音、クロック・ジッタ・クリーナ、デュアル・ループ PLL 付き  クロックとタイミング 

サポートとトレーニング

技術的な質問と回答を豊富に掲載している TI の包括的なオンライン・ナレッジ・ベースは 24 時間 365 日ご利用になれます。

TI のエキスパートによる回答の検索

コミュニティ内のコンテンツは、個別の TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。
使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI のサポート・ページをご覧ください

技術記事