PMP9042

高効率デュアル 30A またはシングル 60A デジタル PoL(ポイント・オブ・ロード)のリファレンス・デザイン

概要

The PMP9042 reference design combines digital TPS40428 controller with CSD95378B for a dual 30A or single 60A point-of-load . The design is size-optimized in a tiny 1"x1" area (25.4mm x 25.4mm). The PMP9042 demonstrates a  high efficiency, high density point-of-load with excellent thermal performance for high current applications.

特長
  • 18V to 14V in, 1V/30A and 1V/30A out (or 1V/60A)
  • Peak efficiency 92.1% at 1Vout, 500kHz
  • Excellent thermal performance: 40C temperature rise at dual 1V/30A with 200LFM airflow
  • Total solution size: 1" x 1" (25.4mm x 25.4mm)
  • PMBus enabled margining and sequencing
出力電圧オプション PMP9042.1 PMP9042.2
Vin (Min) (V) 8 8
Vin (Max) (V) 14 14
Vout (Nom) (V) 1 1
Iout (Max) (A) 30 30
Output Power (W) 30 30
Isolated/Non-Isolated Non-Isolated Non-Isolated
Input Type DC DC
Topology Buck- Synchronous Buck- Synchronous
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUDY0.PDF (2089 K)

効率グラフや試験の前提条件などを含める、このリファレンス・デザインに関する試験結果

TIDRU17.PDF (142 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRU18.PDF (68 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRU19.PDF (41 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDCE51.ZIP (172 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRU20.PDF (379 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AC/DC & DC/DC controllers (external FET)

TPS40428デュアル出力、2 相、スタッカブル PMBus 同期整流・降圧ドライバレス・コントローラ

データシート: PDF | HTML
Si power stages

CSD95378BQ5MTAO (温度アナログ出力) オフセット対応、60A 同期整流降圧 NexFET™ スマート電力段

データシート: PDF | HTML

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
* 試験報告書 PMP9042 Test Results 2017年 12月 4日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ